| 講演名 | 2004/11/24 実時間制約検証に特化したCANバスモデルの提案とシミュレータの試作(アーキテクチャ)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-) 山口 聖二, 伊地知 孝仁, 谷本 匡亮, 中田 明夫, 東野 輝夫, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 本稿では,主に車内通信などに利用されているシリアルバスプロトコルであるCAN(Control Area Network)プロトコルについて,実時間制約検証を効率よく行うことができるよう仕様を抽象化したモデルを提案する.提案モデルでは,メッセージ送信時のバス使用権の取得や通信におけるエラー発生時の処理,クロックサイクル消費の扱いなどの点で抽象化を行う.その結果,実際のシステムでバス上を流れる波形を考慮する必要がなくなるため,検証の高速化を実現できる.`また,静的解析と異なり,具体的なバス通信動作および通信エラー処理をシミュレート可能である.提案する抽象化モデルに基づいて,ユニット毎の動作記述,バスクロック単位での動作確認が可能なシミュレータを試作する.試作したシミュレータを文献[5]の例題に適用し,シミュレーション結果を比較することにより-,提案モデルの有効性を示す. |
| 抄録(英) | In this paper, we propose a model for CAN (Control Area Network) protocol, which is a serial bus protocol mainly used for the communications in car system. Our model is an abstraction of the specification of CAN protocol, aimed at improving performance of dynamic verification (simulation) of real-time constraints for bus communications. In our proposed model, we abstract bus arbitration, error handling, and clock cycle handling. By the proposed abstraction, we need not perform a costly wave form simulation. Moreover, unlike static analyses, we can also check correctness of the system behavior in the presence of bus communication errors by simulation. We have implemented a simulator based on our proposed abstracted model. In the simulator, we can specify a concrete I/O behavior for each unit of a bus system, enabling us to check whether real-time constraints are satisfied in the specified behavior setting, as well as influence of bus communication errors. We present some experimental results to show that our abstraction is appropriate and effective for the real-time constraint verification. |
| キーワード(和) | CAN / 抽象化リアルタイムシステム / バスアーキテクチャ / 実時間制約 / シミュレーション |
| キーワード(英) | CAN / abstraction / real-time system / bus architecture / real-time constraint / simulation |
| 資料番号 | VLD2004-49,ICD2004-135,DC2004-35 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2004/11/24(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 実時間制約検証に特化したCANバスモデルの提案とシミュレータの試作(アーキテクチャ)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-) |
| サブタイトル（和） | |
| タイトル（英） | Proposal of a CAN Bus Model Aimed at Real-Time Constraint Verification and Implementation of the Simulator |
| サブタイトル（和） | |
| キーワード(1)（和/英） | CAN / CAN |
| キーワード(2)（和/英） | 抽象化リアルタイムシステム / abstraction |
| キーワード(3)（和/英） | バスアーキテクチャ / real-time system |
| キーワード(4)（和/英） | 実時間制約 / bus architecture |
| キーワード(5)（和/英） | シミュレーション / real-time constraint |
| 第 1 著者 氏名（和/英） | 山口 聖二 / Seiji YAMAGUCHI |
| 第 1 著者 所属（和/英） | 大阪大学大学院情報科学研究科 Graduate School of Information Science and Technology, Osaka University |
| 第 2 著者 氏名（和/英） | 伊地知 孝仁 / Takahito IJICHI |
| 第 2 著者 所属（和/英） | 大阪大学大学院情報科学研究科 Graduate School of Information Science and Technology, Osaka University |
| 第 3 著者 氏名（和/英） | 谷本 匡亮 / Tadaaki TANIMOTO |
| 第 3 著者 所属（和/英） | 大阪大学大学院情報科学研究科 Graduate School of Information Science and Technology, Osaka University |
| 第 4 著者 氏名（和/英） | 中田 明夫 / Akio NAKATA |
| 第 4 著者 所属（和/英） | 大阪大学大学院情報科学研究科 Graduate School of Information Science and Technology, Osaka University |
| 第 5 著者 氏名（和/英） | 東野 輝夫 / Teruo HIGASHINO |
| 第 5 著者 所属（和/英） | 大阪大学大学院情報科学研究科 Graduate School of Information Science and Technology, Osaka University |
| 発表年月日 | 2004/11/24 |
| 資料番号 | VLD2004-49,ICD2004-135,DC2004-35 |
| 巻番号（vol） | vol.104 |
| 号番号（no） | 477 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |