| 講演名 | 2005-05-27 1チップに集積化されたステレオΔΣD級アンプ(VLSI一般(ISSCC2005特集)) , 劉 洋, 西村 直哲, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 100dB以上のSN比を持つ2×40W出力のステレオΔΣD級アンプを0.6um BCDMOSプロセス上に実現した。Hブリッジの出力からΔΣ変調器へフィードバックをかけることにより0.005%以下のTHDと60dB以上のPSRRを実現している。ΔΣ変調器のクロック周波数は6MHzであるが、動的にヒステリシス量を調整する量子化器により出力スイッチング周波数は500kHzまで減少する。これにより出力段のスイッチング損失が減り85%の効率を得ている。 |
| 抄録(英) | A 2×40W integrated stereo sigma-delta class D amplifier with 100dB SNR is realized in 0.6um BCDMOS technology. Modulator feedback from H-bridge outputs gives <0.005% THD, and >60dB PSRR. Modulator clock rate is 6MHz, but dynamically adjusted quantizer hysteresis reduces output data rate to 500kHz, helping achieve 85% efficiency. |
| キーワード(和) | D級 / ΔΣ / ヒステリシス / 連続時間 |
| キーワード(英) | class-D / ΔΣ / Delta-Sigma / Hysteresis / Continuous-time |
| 資料番号 | ICD2005-33 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2005/5/20(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 1チップに集積化されたステレオΔΣD級アンプ(VLSI一般(ISSCC2005特集)) |
| サブタイトル（和） | |
| タイトル（英） | Integrated Stereo Delta-Sigma Class D Amplifier |
| サブタイトル（和） | |
| キーワード(1)（和/英） | D級 / class-D |
| キーワード(2)（和/英） | ΔΣ / ΔΣ |
| キーワード(3)（和/英） | ヒステリシス / Delta-Sigma |
| キーワード(4)（和/英） | 連続時間 / Hysteresis |
| 第 1 著者 氏名（和/英） | / Eric Gaalaas |
| 第 1 著者 所属（和/英） | Analog Devices |
| 第 2 著者 氏名（和/英） | 劉 洋 / Bill Yang Liu |
| 第 2 著者 所属（和/英） | Analog Devices |
| 第 3 著者 氏名（和/英） | 西村 直哲 / Naoaki Nishimura |
| 第 3 著者 所属（和/英） | Analog Devices |
| 発表年月日 | 2005-05-27 |
| 資料番号 | ICD2005-33 |
| 巻番号（vol） | vol.105 |
| 号番号（no） | 96 |
| ページ範囲 | pp.- |
| ページ数 | 4 |
| 発行日 | |