| 講演名 | 2005-05-27 0.13μm CMOSを用いた10Gb/sバースト対応CDR IC(VLSI一般(ISSCC2005特集)) 野河 正史, 西村 和好, 木村 俊二, 吉田 智暁, 川村 智明, 富樫 稔, 雲崎 清美, 大友 祐輔, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 将来の超高速なパケットベースネットワークへの適用を目指し、10Gb/sで動作するバースト伝送対応CDR ICを0.13μm CMOSプロセスを用いて試作した。入力増幅器(バッファ)にはデータエッジ検出型を適用することで、バースト信号に対する1ビット目からの瞬時増幅と入力端子のAC結合を可能とするとともに、リセット信号を不要とした。CDRコアにはゲーテッドVCO方式を用い、バースト信号に対する瞬時位相同期とクロック抽出を可能とした。試作ICの実測評価により、連続信号とバースト信号の双方に対して10Gb/sのエラーフリー動作を確認した。さらに、バースト信号に対してはバースト先頭から5UI(0.5ns)以内のクロックとデータの再生動作を確認した。本バースト対応CDR ICにより、従来に比べて、ビットレートを8倍にし、かつ、プリアンブルを1/10未満の時間に短縮することが可能となる。 |
| 抄録(英) | A 10-Gb/s burst-mode CDR IC was fabricated in a 0.13-μm CMOS process for the high-speed packet-based networks of the future. The input amplifier employs a data-edge detection technique to enable instantaneous amplification from the first bit of each packet and AC-coupled input without a reset signal. The CDR core uses a gated VCO to enable instantaneous phase synchronization and clock extraction for burst data. Measurement results showed that the CDR IC operates at a data rate of 10Gb/s for burst and PRBS data with no error and recovers the clock and data in less than 5 UI (0.5ns) for burst data. This means that the burst-mode CDR IC is eight times faster than previous designs and can reduce a preamble time to less than one tenth the time for previous ones. |
| キーワード(和) | バースト伝送 / エッジ検出 / ゲーテッドVCO / AC結合 / リセット不要 / 瞬時増幅 / 瞬時同期 |
| キーワード(英) | Burst-mode transmission / PON / CDR / 10Gb/s / CMOS / Edge detection / Gated VCO / AC coupling / Resetless / Instantaneous Amplification / Instantaneous phase synchronization |
| 資料番号 | ICD2005-28 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2005/5/20(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 0.13μm CMOSを用いた10Gb/sバースト対応CDR IC(VLSI一般(ISSCC2005特集)) |
| サブタイトル（和） | |
| タイトル（英） | A 10-Gb/s Burst-Mode CDR IC in 0.13-μm CMOS |
| サブタイトル（和） | |
| キーワード(1)（和/英） | バースト伝送 / Burst-mode transmission |
| キーワード(2)（和/英） | エッジ検出 / PON |
| キーワード(3)（和/英） | ゲーテッドVCO / CDR |
| キーワード(4)（和/英） | AC結合 / 10Gb/s |
| キーワード(5)（和/英） | リセット不要 / CMOS |
| キーワード(6)（和/英） | 瞬時増幅 / Edge detection |
| キーワード(7)（和/英） | 瞬時同期 / Gated VCO |
| 第 1 著者 氏名（和/英） | 野河 正史 / Masafumi NOGAWA |
| 第 1 著者 所属（和/英） | 日本電信電話(株)NTTマイクロシステムインテグレーション研究所 NTT Microsystem Integration Laboratories, NTT Corporation |
| 第 2 著者 氏名（和/英） | 西村 和好 / Kazuyoshi NISHIMURA |
| 第 2 著者 所属（和/英） | 日本電信電話(株)NTTマイクロシステムインテグレーション研究所 NTT Microsystem Integration Laboratories, NTT Corporation |
| 第 3 著者 氏名（和/英） | 木村 俊二 / Shunji KIMURA |
| 第 3 著者 所属（和/英） | 日本電信電話(株)NTTアクセスサービスシステム研究所 NTT Access Network Service Systems Laboratories, NTT Corporation |
| 第 4 著者 氏名（和/英） | 吉田 智暁 / Tomoaki YOSHIDA |
| 第 4 著者 所属（和/英） | 日本電信電話(株)NTTアクセスサービスシステム研究所 NTT Access Network Service Systems Laboratories, NTT Corporation |
| 第 5 著者 氏名（和/英） | 川村 智明 / Tomoaki KAWAMURA |
| 第 5 著者 所属（和/英） | 日本電信電話(株)NTTマイクロシステムインテグレーション研究所 NTT Microsystem Integration Laboratories, NTT Corporation |
| 第 6 著者 氏名（和/英） | 富樫 稔 / Minoru TOGASHI |
| 第 6 著者 所属（和/英） | 日本電信電話(株)NTTマイクロシステムインテグレーション研究所 NTT Microsystem Integration Laboratories, NTT Corporation |
| 第 7 著者 氏名（和/英） | 雲崎 清美 / Kiyomi KUMOZAKI |
| 第 7 著者 所属（和/英） | 日本電信電話(株)NTTアクセスサービスシステム研究所 NTT Access Network Service Systems Laboratories, NTT Corporation |
| 第 8 著者 氏名（和/英） | 大友 祐輔 / Yusuke OHTOMO |
| 第 8 著者 所属（和/英） | 日本電信電話(株)NTTマイクロシステムインテグレーション研究所 NTT Microsystem Integration Laboratories, NTT Corporation |
| 発表年月日 | 2005-05-27 |
| 資料番号 | ICD2005-28 |
| 巻番号（vol） | vol.105 |
| 号番号（no） | 96 |
| ページ範囲 | pp.- |
| ページ数 | 5 |
| 発行日 | |