| 講演名 | 2005-05-26 CMOS 90nm製造プロセスにおける組み込み型シングルチップマルチプロセッサの実現(VLSI一般(ISSCC2005特集)) 川崎 健一, 塩田 哲義, 川辺 幸仁, 柴本 亘, 佐藤 厚志, 橋本 鉄太郎, 松村 宗明, 岡野 廣, 早川 文彦, 多湖 真一郎, 中村 泰基, 三宅 英雄, 須賀 敦浩, 高橋 宏政, 井上 淳樹, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 最高演算性能が51.2GOPS、1GB/sのデータ転送を行えるシングルチップマルチプロセッサの製造に成功した。製品実測における消費電力も3Wに抑制できていることを確認しており、対電力当たりでは世界最高性能の組み込み型マイクロプロセッサである。実現においては、回路の大規模化と信号I/O数増加に伴う電源ノイズ増大による電源品質の劣化、また電源ノイズ要因の遅延変動によるタイミング品質劣化といった課題を解決し、ファーストシリコンにおいてシステムボード上でも完全動作した。本稿では主に、電源ノイズ問題の解決手法と成果について報告する。 |
| 抄録(英) | We have developed a 51.2-GOPS single-chip multi-processor integrating quadruple processors with 1.0-GB/s system-bus direct memory access. Since it is confirmed its power consumption has been 3.0W on actual measurement, we consider it has the highest performance per watt in the micro-processors in the world. In achievement, we have solved the problems of large power supply noise and delay penalty caused by making of large-scale circuit and increasing number of signal I/Os. Therefore, we have operated completely on the system-board at the first-silicon chip. We chiefly reports on our solution for closure of power supply noise problems. |
| キーワード(和) | プロセッサ / マルチコア / 電源ノイズ / 遅延変動 |
| キーワード(英) | Processor / Multi-Core / 90nm / HDTV / Power Supply Noise / Jitter |
| 資料番号 | ICD2005-21 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2005/5/19(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | CMOS 90nm製造プロセスにおける組み込み型シングルチップマルチプロセッサの実現(VLSI一般(ISSCC2005特集)) |
| サブタイトル（和） | |
| タイトル（英） | Single-Chip Multi-Processor integrating Quadruple Processors on 90nm CMOS Process |
| サブタイトル（和） | |
| キーワード(1)（和/英） | プロセッサ / Processor |
| キーワード(2)（和/英） | マルチコア / Multi-Core |
| キーワード(3)（和/英） | 電源ノイズ / 90nm |
| キーワード(4)（和/英） | 遅延変動 / HDTV |
| 第 1 著者 氏名（和/英） | 川崎 健一 / Kenichi KAWASAKI |
| 第 1 著者 所属（和/英） | (株)富士通研究所 Fujitsu Laboratories LTD. |
| 第 2 著者 氏名（和/英） | 塩田 哲義 / Tetsuyoshi SHIOTA |
| 第 2 著者 所属（和/英） | (株)富士通研究所 Fujitsu Laboratories LTD. |
| 第 3 著者 氏名（和/英） | 川辺 幸仁 / Yukihito KAWABE |
| 第 3 著者 所属（和/英） | (株)富士通研究所 Fujitsu Laboratories LTD. |
| 第 4 著者 氏名（和/英） | 柴本 亘 / Wataru SHIBAMOTO |
| 第 4 著者 所属（和/英） | (株)富士通研究所 Fujitsu Laboratories LTD. |
| 第 5 著者 氏名（和/英） | 佐藤 厚志 / Atsushi SATO |
| 第 5 著者 所属（和/英） | (株)富士通研究所 Fujitsu Laboratories LTD. |
| 第 6 著者 氏名（和/英） | 橋本 鉄太郎 / Tetsutaro HASHIMOTO |
| 第 6 著者 所属（和/英） | (株)富士通研究所 Fujitsu Laboratories LTD. |
| 第 7 著者 氏名（和/英） | 松村 宗明 / Motoaki MATSUMURA |
| 第 7 著者 所属（和/英） | (株)富士通研究所 Fujitsu Laboratories LTD. |
| 第 8 著者 氏名（和/英） | 岡野 廣 / Hiroshi OKANO |
| 第 8 著者 所属（和/英） | (株)富士通研究所 Fujitsu Laboratories LTD. |
| 第 9 著者 氏名（和/英） | 早川 文彦 / Fumihiko HAYAKAWA |
| 第 9 著者 所属（和/英） | (株)富士通研究所 Fujitsu Laboratories LTD. |
| 第 10 著者 氏名（和/英） | 多湖 真一郎 / Shinichiro TOGO |
| 第 10 著者 所属（和/英） | (株)富士通研究所 Fujitsu Laboratories LTD. |
| 第 11 著者 氏名（和/英） | 中村 泰基 / Yasuki NAKAMURA |
| 第 11 著者 所属（和/英） | (株)富士通研究所 Fujitsu Laboratories LTD. |
| 第 12 著者 氏名（和/英） | 三宅 英雄 / Hideo MIYAKE |
| 第 12 著者 所属（和/英） | 富士通LSIテクノロジ(株) Fujitsu LSI Technology LTD. |
| 第 13 著者 氏名（和/英） | 須賀 敦浩 / Atsuhiro SUGA |
| 第 13 著者 所属（和/英） | (株)富士通研究所 Fujitsu Laboratories LTD. |
| 第 14 著者 氏名（和/英） | 高橋 宏政 / Hiromasa TAKAHASHI |
| 第 14 著者 所属（和/英） | (株)富士通研究所 Fujitsu Laboratories LTD. |
| 第 15 著者 氏名（和/英） | 井上 淳樹 / Atsuki INOUE |
| 第 15 著者 所属（和/英） | (株)富士通研究所 Fujitsu Laboratories LTD. |
| 発表年月日 | 2005-05-26 |
| 資料番号 | ICD2005-21 |
| 巻番号（vol） | vol.105 |
| 号番号（no） | 95 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |