講演名 2005-04-14
多値高速書込み性能10MB/sを実現する4ギガビットAG-ANDフラッシュメモリ(新メモリ技術, メモリ応用技術, 一般, ISSCC特集3 不揮発性メモリ)
倉田 英明, 笹子 佳孝, 大津賀 一雄, 有金 剛, 河村 哲史, 小林 孝, 久米 均, 本間 和樹, 小堺 健司, 野田 敏史, 伊藤 輝彦, 清水 雅裕, 池田 良広, 土屋 修, 古沢 和則,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 多値高速書込みを実現する4ギガビットAG-AND型フラッシュメモリを90nmプロセスを用いて開発した。反転層をビット線として用いることでメモリセルを微細化し、ビット面積0.016μm^2とチップ面積126mm^2を実現した。また反転層抵抗の変化によるメモリ閾値の変動を抑制するため、アドレス補償方式と温度補償方式を適用し、多値レベルの高精度な制御を可能とした。さらに、セルフブースト方式とチャージシェア方式により、オーバーヘッド時間と素子間の特性ばらつきを抑制し、10MB/sの多値高速書込みを実現している。アクセス性能は、キャッシュリード機能を設けることで22MB/sを達成した。
抄録(英) We fabricated a 4Gb multilevel AG-AND flash memory using 90nm CMOS technology. By using an inversion-layer local-bitline technology, the bit-line pitch is reduced to 2 F, resulting in a 126 mm^2 chip size and a 0.0162μm^2/bit cell size. To achieve 2-bits/cell, we have to precisely control the large resistance of the inversion-layer bit-line. In reading operations, two compensation methods, the address compensation and temperature compensation methods, were applied. In programming operations, charge-sharing scheme suppresses the difference in programming speeds along the string and self-boosting scheme reduces the time overhead of pre-charging bitlines. With these two schemes, a high programming throughput of 10 MB/s is achieved, even in multilevel flash memory. We have also provided a cache-read function to achieve a high access throughput of 22 MB/s.
キーワード(和) フラッシュメモリ / 多値 / AG-AND / 反転層ビット線
キーワード(英) Flash Memory / Multi-Level Technology / AG-AND / Inversion-Layer
資料番号 ICD2005-11
発行日

研究会情報
研究会 ICD
開催期間 2005/4/7(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Integrated Circuits and Devices (ICD)
本文の言語 JPN
タイトル(和) 多値高速書込み性能10MB/sを実現する4ギガビットAG-ANDフラッシュメモリ(新メモリ技術, メモリ応用技術, 一般, ISSCC特集3 不揮発性メモリ)
サブタイトル(和)
タイトル(英) 4Gb Multilevel AG-AND Flash Memory with 10MB/s Programming Throughput
サブタイトル(和)
キーワード(1)(和/英) フラッシュメモリ / Flash Memory
キーワード(2)(和/英) 多値 / Multi-Level Technology
キーワード(3)(和/英) AG-AND / AG-AND
キーワード(4)(和/英) 反転層ビット線 / Inversion-Layer
第 1 著者 氏名(和/英) 倉田 英明 / Hideaki Kurata
第 1 著者 所属(和/英) (株)日立製作所中央研究所
Central Research Laboratory, Hitachi, Ltd.
第 2 著者 氏名(和/英) 笹子 佳孝 / Yoshitaka Sasago
第 2 著者 所属(和/英) (株)日立製作所中央研究所
Central Research Laboratory, Hitachi, Ltd.
第 3 著者 氏名(和/英) 大津賀 一雄 / Kazuo Otsuga
第 3 著者 所属(和/英) (株)日立製作所中央研究所
Central Research Laboratory, Hitachi, Ltd.
第 4 著者 氏名(和/英) 有金 剛 / Tsuyoshi Arigane
第 4 著者 所属(和/英) (株)日立製作所中央研究所
Central Research Laboratory, Hitachi, Ltd.
第 5 著者 氏名(和/英) 河村 哲史 / Tetsufumi Kawamura
第 5 著者 所属(和/英) (株)日立製作所中央研究所
Central Research Laboratory, Hitachi, Ltd.
第 6 著者 氏名(和/英) 小林 孝 / Takashi Kobayashi
第 6 著者 所属(和/英) (株)日立製作所中央研究所
Central Research Laboratory, Hitachi, Ltd.
第 7 著者 氏名(和/英) 久米 均 / Hitoshi Kume
第 7 著者 所属(和/英) (株)日立製作所中央研究所
Central Research Laboratory, Hitachi, Ltd.
第 8 著者 氏名(和/英) 本間 和樹 / Kazuki Homma
第 8 著者 所属(和/英) (株)ルネサステクノロジ
Renesas Technology Corp.
第 9 著者 氏名(和/英) 小堺 健司 / Kenji Kozakai
第 9 著者 所属(和/英) (株)ルネサステクノロジ
Renesas Technology Corp.
第 10 著者 氏名(和/英) 野田 敏史 / Satoshi Noda
第 10 著者 所属(和/英) (株)ルネサステクノロジ
Renesas Technology Corp.
第 11 著者 氏名(和/英) 伊藤 輝彦 / Teruhiko Ito
第 11 著者 所属(和/英) (株)ルネサステクノロジ
Renesas Technology Corp.
第 12 著者 氏名(和/英) 清水 雅裕 / Masahiro Shimizu
第 12 著者 所属(和/英) (株)ルネサステクノロジ
Renesas Technology Corp.
第 13 著者 氏名(和/英) 池田 良広 / Yoshihiro Ikeda
第 13 著者 所属(和/英) (株)ルネサステクノロジ
Renesas Technology Corp.
第 14 著者 氏名(和/英) 土屋 修 / Osamu Tsuchiya
第 14 著者 所属(和/英) (株)ルネサステクノロジ
Renesas Technology Corp.
第 15 著者 氏名(和/英) 古沢 和則 / Kazunori Furusawa
第 15 著者 所属(和/英) (株)ルネサステクノロジ
Renesas Technology Corp.
発表年月日 2005-04-14
資料番号 ICD2005-11
巻番号(vol) vol.105
号番号(no) 1
ページ範囲 pp.-
ページ数 6
発行日