| 講演名 | 2005-04-14 書き込みマージンを増加させた低電力SoC向け混載SRAM(新メモリ技術, メモリ応用技術, 一般, ISSCC特集1 SRAM) 山岡 雅直, 前田 徳章, 篠崎 義弘, 島崎 靖久, 新居 浩二, 島田 茂, 柳沢 一正, 河原 尊之, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 低電力SoCの消費電力はモバイル機器の電池寿命に大きく影響する。現在のSoCは多くのSRAMモジュールを混載しており、SoC全体の電力に占めるSRAM電力の割合は大きい。SRAMの低電力化を進めるために、低電圧動作のために書き込みマージンを増加させる回路技術、電力削減のためのレプリカ回路技術および低リーク電流技術を搭載したSRAMを開発した。これらの技術により、SRAMの低動作電力・低待機時電力を同時に実現できた。 |
| 抄録(英) | The power consumption of a low-power SoC has a battery life of mobile appliances. The general SoCs have large on-chip SRAMs, which consume a large proportion of whole LSI power. For realizing a low-power SoC, we have developed embedded SRAM modules, which use writing margin expanding technique, process variation adaptive writing replica circuit and reducing leakage current technique. These low-power techniques enable the SRAM modules to achieve low active and low standby power consumption. |
| キーワード(和) | 低電力SRAM / 低電力SoC / 書き込みマージン / 低リークワードドライバ / レプリカ回路 |
| キーワード(英) | Low-Power SRAM / Low-Power SoC / Write margin / Low-leakage Word-Line Driver / Replica circuit |
| 資料番号 | ICD2005-2 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2005/4/7(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 書き込みマージンを増加させた低電力SoC向け混載SRAM(新メモリ技術, メモリ応用技術, 一般, ISSCC特集1 SRAM) |
| サブタイトル（和） | |
| タイトル（英） | Low-Power Embedded SRAM Modules with Expanded Margins for Writing |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 低電力SRAM / Low-Power SRAM |
| キーワード(2)（和/英） | 低電力SoC / Low-Power SoC |
| キーワード(3)（和/英） | 書き込みマージン / Write margin |
| キーワード(4)（和/英） | 低リークワードドライバ / Low-leakage Word-Line Driver |
| キーワード(5)（和/英） | レプリカ回路 / Replica circuit |
| 第 1 著者 氏名（和/英） | 山岡 雅直 / Masanao YAMAOKA |
| 第 1 著者 所属（和/英） | 株式会社日立製作所 中央研究所 Hitachi, Ltd., Central Research Laboratory |
| 第 2 著者 氏名（和/英） | 前田 徳章 / Noriaki MAEDA |
| 第 2 著者 所属（和/英） | 株式会社ルネサステクノロジ Renesas Technology Corp. |
| 第 3 著者 氏名（和/英） | 篠崎 義弘 / Yoshihiro SHINOZAKI |
| 第 3 著者 所属（和/英） | 株式会社日立超LSIシステムズ Hitachi ULSI Systems Co., Ltd. |
| 第 4 著者 氏名（和/英） | 島崎 靖久 / Yasuhisa SHIMAZAKI |
| 第 4 著者 所属（和/英） | 株式会社ルネサステクノロジ Renesas Technology Corp. |
| 第 5 著者 氏名（和/英） | 新居 浩二 / Kei KATO |
| 第 5 著者 所属（和/英） | 株式会社ルネサステクノロジ Renesas Technology Corp. |
| 第 6 著者 氏名（和/英） | 島田 茂 / Shigeru SHIMADA |
| 第 6 著者 所属（和/英） | 株式会社ルネサステクノロジ Renesas Technology Corp. |
| 第 7 著者 氏名（和/英） | 柳沢 一正 / Kazumasa YANAGISAWA |
| 第 7 著者 所属（和/英） | 株式会社ルネサステクノロジ Renesas Technology Corp. |
| 第 8 著者 氏名（和/英） | 河原 尊之 / Takayuki KAWAHARA |
| 第 8 著者 所属（和/英） | 株式会社日立製作所 中央研究所 Hitachi, Ltd., Central Research Laboratory |
| 発表年月日 | 2005-04-14 |
| 資料番号 | ICD2005-2 |
| 巻番号（vol） | vol.105 |
| 号番号（no） | 1 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |