| 講演名 | 2005-01-27 90nmデバイスのLVP測定容易性評価とLVP測定用素子の開発(LSIシステムの実装・モジュール化・インタフェース技術, テスト実装, 一般) 野中 淳平, 和田 慎一, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 90nm以降のプロセスでは、トランジスタサイズがLVPで使用されるレーザ波長の回折限界に到達するため、LVP測定が困難になると推測される。そこで、90nmデバイスのLVP観測容易性及び、論理回路素子の入出力パタンとLVP波形の関係について、測定による評価を行った。また、デバイスシミュレーションにより、LVPの波形観測メカニズムの検討を行った。一方、90nm以降でLVP測定を可能にする方法としては、回路に予めLVP観測性が高い素子(LVP測定用素子)を挿入しておく方法が考えられるが、本稿ではLVP観測性が高い素子の構造を提案した。さらに上記素子構造に対してTEG評価を行ったところ、LVP波形の振幅が同じ面積のインバータと比較して最大50%程度増大し、LVP観測性を向上できることがわかった。 |
| 抄録(英) | For devices after 90nm generation, LVP measurement will be difficult, because transistor sizes are less than laser diffraction limited. In this study, we evaluated ease of LVP measurement for 90nm devices. We also considered relationship between voltage waveforms and LVP waveforms through LVP measurement and device simulation. For devices after 90nm, inserting on-chip elements for LVP measurement into circuit will ease LVP measurement. We propose a new element structure to ease LVP measurement, and evaluate it. As a result, LVP waveform amplitudes for the elements are 30-50% larger than those for the same size inverters. Ease of LVP measurement is improved by using the proposed structure. |
| キーワード(和) | デバイスシミュレーション / 可観測性 / パッド |
| キーワード(英) | LVP / 90nm / device simulation / observability / pad |
| 資料番号 | CPM2004-156,ICD2004-201 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2005/1/20(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 90nmデバイスのLVP測定容易性評価とLVP測定用素子の開発(LSIシステムの実装・モジュール化・インタフェース技術, テスト実装, 一般) |
| サブタイトル（和） | |
| タイトル（英） | Evaluation of LVP observability in 90nm devices, and development of on-chip elements for LVP measurement |
| サブタイトル（和） | |
| キーワード(1)（和/英） | デバイスシミュレーション / LVP |
| キーワード(2)（和/英） | 可観測性 / 90nm |
| キーワード(3)（和/英） | パッド / device simulation |
| 第 1 著者 氏名（和/英） | 野中 淳平 / Junpei Nonaka |
| 第 1 著者 所属（和/英） | NECエレクトロニクス株式会社テスト評価技術開発事業部 Test Analysis Technology Development Division, NEC Electronics Corporation |
| 第 2 著者 氏名（和/英） | 和田 慎一 / Shinichi Wada |
| 第 2 著者 所属（和/英） | NECエレクトロニクス株式会社テスト評価技術開発事業部 Test Analysis Technology Development Division, NEC Electronics Corporation |
| 発表年月日 | 2005-01-27 |
| 資料番号 | CPM2004-156,ICD2004-201 |
| 巻番号（vol） | vol.104 |
| 号番号（no） | 628 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |