| 講演名 | 2004-12-16 高並列プロセッサのためのバンク構成レジスタファイル(回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ)) 碧山 賢一, 末吉 徹也, 上口 光, 前田 志, 小出 哲士, マタウシュハンス ユルゲン, 弘中 哲夫, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 近年,コンピュータプロセッサの性能向上の要求が高まっている.一般的な性能向上の手法として,命令レベルでの並列性を利用する方法や,スレッドレベルの並列性を利用する方法等が用いられているが,これにはレジスタファイルのポート数やエントリ数を増加させる必要がある.しかし,従来方式のレジスタファイルではボート数の増加に対して,面積,クロックサイクル時間,消費電力が増大してしまう.本稿ではこの間題を解決するために,バンク型の多ポートメモリを用いたレジスタファイルを提案し,0.18μm CMOS技術により12ポート,128レジスタを持つレジスタファイルの設計・評価を行った.その結果,バンク構成のレジスタファイルを,面積0.36mm^2,最大動作周波数600MHzで実現可能であり,従来の多ポートセル方式に対して2桁程度の性能向上を得ることを確認した. |
| 抄録(英) | Common techniques for improving processor performance exploit possible parallelism on the instruction level. To support this development, it is necessary to supply sufficiently increased access ports as well as register numbers of the register file. In a register file with many ports and large capacity, which uses the conventional multiport-cell architecture, the problems of substantially increased area, access time, and power consumption arise. These problems are shown to be solvable by a multi-bank structure without degarding the processor performance. An actual register file design in 0.18μm CMOS technology with 12 ports and 128 register results in an area of 0.36mm^2 and a maximum operation frequency of 600MHz. This corresponds to nearly a factor 2 better data than previously reported for the conventional multiport-cell architecture. |
| キーワード(和) | 高並列プロセッサ / レジスタファイル / 多ポートメモリ / バンク構成 / CMOS LSI |
| キーワード(英) | Highly Parallel Processor / Register File / ulti-port Memory / Bank Structure / CMOS LSI |
| 資料番号 | ICD2004-185 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2004/12/9(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 高並列プロセッサのためのバンク構成レジスタファイル(回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ)) |
| サブタイトル（和） | |
| タイトル（英） | Banked Multiport Register File for Highly Parallel Processors |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 高並列プロセッサ / Highly Parallel Processor |
| キーワード(2)（和/英） | レジスタファイル / Register File |
| キーワード(3)（和/英） | 多ポートメモリ / ulti-port Memory |
| キーワード(4)（和/英） | バンク構成 / Bank Structure |
| キーワード(5)（和/英） | CMOS LSI / CMOS LSI |
| 第 1 著者 氏名（和/英） | 碧山 賢一 / Ken-ichi AOYAMA |
| 第 1 著者 所属（和/英） | 広島大学ナノデバイス・システム研究センター Research Center for Nanodevices and Systems, Hiroshima University |
| 第 2 著者 氏名（和/英） | 末吉 徹也 / Tetsuya SUEYOSHI |
| 第 2 著者 所属（和/英） | 広島大学ナノデバイス・システム研究センター Research Center for Nanodevices and Systems, Hiroshima University |
| 第 3 著者 氏名（和/英） | 上口 光 / Koh JOHGUCHI |
| 第 3 著者 所属（和/英） | 広島大学ナノデバイス・システム研究センター Research Center for Nanodevices and Systems, Hiroshima University |
| 第 4 著者 氏名（和/英） | 前田 志 / Moto MAEDA |
| 第 4 著者 所属（和/英） | 広島市立大学大学院情報科学研究科 Faculty of Computer Sciences, Hiroshima City University |
| 第 5 著者 氏名（和/英） | 小出 哲士 / Tetsushi KOIDE |
| 第 5 著者 所属（和/英） | 広島大学ナノデバイス・システム研究センター Research Center for Nanodevices and Systems, Hiroshima University |
| 第 6 著者 氏名（和/英） | マタウシュハンス ユルゲン / Jurgen MATTAUSCH |
| 第 6 著者 所属（和/英） | 広島大学ナノデバイス・システム研究センター Research Center for Nanodevices and Systems, Hiroshima University |
| 第 7 著者 氏名（和/英） | 弘中 哲夫 / Tetsuo HIRONAKA |
| 第 7 著者 所属（和/英） | 広島市立大学大学院情報科学研究科 Faculty of Computer Sciences, Hiroshima City University |
| 発表年月日 | 2004-12-16 |
| 資料番号 | ICD2004-185 |
| 巻番号（vol） | vol.104 |
| 号番号（no） | 521 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |