講演名 2004-12-16
SDRAMモード制御技術の提案(回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
三浦 誓士, 鮎川 一重,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) SDRAMの動作時電力とレイテンシを大幅に低減するSDRAMモード制御技術を開発した。ベンチマークプログラムによる性能評価を行った結果、消費電流を最大40%削減でき、レイテンシを最大38%短縮できることを確認した。0.18-μm CMOSテクノロジを想定し、本技術を実現するコントローラを設計した。本コントローラの消費電流は電源電圧1. 8V、100MHz動作時において2.5mA、面積は0.28m^m2である。
抄録(英) A dynamic SDRAM-mode-control scheme for low-power systems was developed and tested. The scheme is based on two dynamic changes of SDRAM modes: from active standby to standby and from standby to active standby. It reduces both the operating current and the latency of an SDRAM. An analysis using benchmark programs shows that the developed scheme reduces the SDRAM operating current by 40% and latency by 38% compared to those in standby mode. An SDRAM controller based on this scheme and 0.18-um CMOS technology was developed. The area of the controller is 0.28mm^2, and its operating current is 2.5mA at 1.8V and 100 MHz.
キーワード(和) SDRAMコントローラ / スタンバイ・モード / アクティブスタンバイ・モード / レイテンシ / 低電力
キーワード(英) SDRAM controller / standby mode / active-standby mode / latency / low power
資料番号 ICD2004-184
発行日

研究会情報
研究会 ICD
開催期間 2004/12/9(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Integrated Circuits and Devices (ICD)
本文の言語 JPN
タイトル(和) SDRAMモード制御技術の提案(回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
サブタイトル(和)
タイトル(英) A Dynamic SDRAM-Mode-Control Scheme for Low-Power Systems
サブタイトル(和)
キーワード(1)(和/英) SDRAMコントローラ / SDRAM controller
キーワード(2)(和/英) スタンバイ・モード / standby mode
キーワード(3)(和/英) アクティブスタンバイ・モード / active-standby mode
キーワード(4)(和/英) レイテンシ / latency
キーワード(5)(和/英) 低電力 / low power
第 1 著者 氏名(和/英) 三浦 誓士 / Seiji Miura
第 1 著者 所属(和/英) 日立製作所中央研究所
Hitachi,Ltd. Central Research Laboratory
第 2 著者 氏名(和/英) 鮎川 一重 / Kazushige Ayukawa
第 2 著者 所属(和/英) 日立製作所中央研究所
Hitachi,Ltd. Central Research Laboratory
発表年月日 2004-12-16
資料番号 ICD2004-184
巻番号(vol) vol.104
号番号(no) 521
ページ範囲 pp.-
ページ数 5
発行日