講演名 2004/11/25
Force-Directed Schedulingアルゴリズムを用いた非同期式データパス回路合成と効率化の検討(論理合成+高位合成)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
齋藤 寛, 米田 友洋,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 本稿では,非同期式データパス回路のスケジューリングを効率よく行うために,非同期式回路の性質を利用したForce-Directed Schedulingアルゴリズムについて報告する.
抄録(英) To improve scheduling of asynchronous data-path circuits, we describe the Force-Directed Scheduling algorithm based on the property of asynchronous circuits.
キーワード(和) Force-directed scheduling algorithm / data flow graph / 演算の終了時間 / triggerノード / コントロールステップ
キーワード(英) Force-directed scheduling algorithm / data flow graph / completion time of operation / trigger node / control step
資料番号 VLD2004-80,ICD2004-166,DC2004-66
発行日

研究会情報
研究会 ICD
開催期間 2004/11/25(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Integrated Circuits and Devices (ICD)
本文の言語 JPN
タイトル(和) Force-Directed Schedulingアルゴリズムを用いた非同期式データパス回路合成と効率化の検討(論理合成+高位合成)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
サブタイトル(和)
タイトル(英) Asynchronous Data-Path Circuit Synthesis by Using Force-Directed Scheduling Algorithm and Consideration to Improve Efficiency
サブタイトル(和)
キーワード(1)(和/英) Force-directed scheduling algorithm / Force-directed scheduling algorithm
キーワード(2)(和/英) data flow graph / data flow graph
キーワード(3)(和/英) 演算の終了時間 / completion time of operation
キーワード(4)(和/英) triggerノード / trigger node
キーワード(5)(和/英) コントロールステップ / control step
第 1 著者 氏名(和/英) 齋藤 寛 / Hiroshi SAITO
第 1 著者 所属(和/英) 会津大学コンピュータ理工学部
Faculty of Computer Science and Engineering, The University of Aizu
第 2 著者 氏名(和/英) 米田 友洋 / Tomohiro YONEDA
第 2 著者 所属(和/英) 国立情報学研究所
National Institute of Informatics
発表年月日 2004/11/25
資料番号 VLD2004-80,ICD2004-166,DC2004-66
巻番号(vol) vol.104
号番号(no) 480
ページ範囲 pp.-
ページ数 6
発行日