講演名 | 2004/11/25 パス遅延故障を検出可能な順序回路を構成するための状態割り当て法(テスト設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-) 佐久真 源太, 島尻 寛之, 吉田 たけお, |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | 本稿では,パス遅延故障のテストに用いられている2パターンテストの考えを応用した,パス遅延故障を検出可能な順序回路を構成するための状態割り当て法について述べる.パス遅延故障は順序回路のレジスタの値に影響を及ぼすため,レジスタの値を観測する必要がある.本稿では,レジスタの値を観測することによって, 順序回路に発生したパス遅延故障を検出するための条件について検討する.また順序回路に対して,この条件を満たす状態遷移図や状態割り当ての方法を提案する.さらに,提案手法を用いたパス遅延故障を検出可能な順序回路の設計例を示す.ITC'99ベンチマーク回路に提案手法を適用した結果,回路の遅延時間がほとんど増加しないことを確認した. |
抄録(英) | In this paper, we propose a state assignment method for constructing sequential circuits which can detect path delay faults. Path delay faults affect a value of registers in sequential circuits. Therefore, we can detect path delay faults by observing a value of registers in sequential circuits. In this paper, we show detection conditions for path delay faults. We also show a method to satisfy the detection conditions and a design example of path delay faults detectable sequential circuits which are adopted the proposed method. ITC'99 benchmark circuits which are adopted the proposed method had little increase in a delay time. |
キーワード(和) | パス遅延故障 / 故障検出 / 配線遅延 / 状態割り当て |
キーワード(英) | Path Delay Fault / Fault Detection / Wiring Delay / State Assignment |
資料番号 | VLD2004-76,ICD2004-162,DC2004-62 |
発行日 |
研究会情報 | |
研究会 | ICD |
---|---|
開催期間 | 2004/11/25(から1日開催) |
開催地(和) | |
開催地(英) | |
テーマ(和) | |
テーマ(英) | |
委員長氏名(和) | |
委員長氏名(英) | |
副委員長氏名(和) | |
副委員長氏名(英) | |
幹事氏名(和) | |
幹事氏名(英) | |
幹事補佐氏名(和) | |
幹事補佐氏名(英) |
講演論文情報詳細 | |
申込み研究会 | Integrated Circuits and Devices (ICD) |
---|---|
本文の言語 | JPN |
タイトル(和) | パス遅延故障を検出可能な順序回路を構成するための状態割り当て法(テスト設計)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-) |
サブタイトル(和) | |
タイトル(英) | A State Assignment Method for Constructing Path Delay Faults Detectable Sequential Circuits |
サブタイトル(和) | |
キーワード(1)(和/英) | パス遅延故障 / Path Delay Fault |
キーワード(2)(和/英) | 故障検出 / Fault Detection |
キーワード(3)(和/英) | 配線遅延 / Wiring Delay |
キーワード(4)(和/英) | 状態割り当て / State Assignment |
第 1 著者 氏名(和/英) | 佐久真 源太 / Genta SAKUMA |
第 1 著者 所属(和/英) | 琉球大学工学部情報工学科 Department of Information Engineering, Faculty of Engineering, University of the Ryukyus |
第 2 著者 氏名(和/英) | 島尻 寛之 / Hiroyuki SHIMAJIRI |
第 2 著者 所属(和/英) | 琉球大学工学部情報工学科 Department of Information Engineering, Faculty of Engineering, University of the Ryukyus |
第 3 著者 氏名(和/英) | 吉田 たけお / Takeo YOSHIDA |
第 3 著者 所属(和/英) | 琉球大学工学部情報工学科 Department of Information Engineering, Faculty of Engineering, University of the Ryukyus |
発表年月日 | 2004/11/25 |
資料番号 | VLD2004-76,ICD2004-162,DC2004-62 |
巻番号(vol) | vol.104 |
号番号(no) | 480 |
ページ範囲 | pp.- |
ページ数 | 6 |
発行日 |