| 講演名 | 2004/11/25 3D BSG構造を用いた3次元パッキング表現手法(レイアウト)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-) 山岸 弘和, 二宮 洋, 浅井 秀樹, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 近年VLSIの微細化によって3次元Chipデザインが重要視されるようになってきた。このため、複数の直方体を3次元空間上に最小の体積となるように重ならずに配置する3次元パッキング問題が重要視されてきている。我々はこれまでに、3次元パッキングを行うための表現手法として3DBSG(three-dimensional Bounded-Sliceplane Grid)を提案してきた。3DBSGによって各直方体に3次元空間内のそれぞれの3つの位置関係"right-of","rear-of","above"を与えられることにより重ならない配置を計算することが出来る。本稿では、L型の3次元モジュールを含む3次元パッキングを3DBSG構造を用いて表現することを考える。また、これを検証するために標準的なSimulated Annealingを最適化法として採用したシミュレーションを行い、提案手法の有効性を検証する。 |
| 抄録(英) | A three-dimensional (3D) chip design strategy will be of increasing significance in association with miniaturization of VLSI circuits. In the design of 3D VLSI, the placement which is to locate given 3D rectangular objects without overlapping each other in the 3D space, becomes an important issue. The 3D placement under the nonoverlapping constraint is called the 3D packing in which minimizing the volume of the package is required. This paper introduces a new coding system to encode the topology of 3D packing as an extension of BSG (Bounded-Sliceline Grid) for 2D packing. The novel coding system is referred to as three dimensional Bomided-Sliceplane Grid (3DBSG). The topology is a set of relative relations assigned to pairs of 3D modules such that "right-of" , "rear-of' and "above". We further show idea to handle L-shaped modules on the 3DBSG. The simulation results in which a standard simulated simulated annealing is utilized as an optimization algorithm, are demonstrated in order to test the validity of our 3D packing method based on 3DBSG. |
| キーワード(和) | 3次元パッキング / 3DBSG / L型モジュール / シミュレーテイッド・アニーリング |
| キーワード(英) | 3D Packing / 3DBSG / L-shaped modules / simulated annealing |
| 資料番号 | VLD2004-65,ICD2004-151,DC2004-51 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2004/11/25(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | ENG |
| タイトル（和） | 3D BSG構造を用いた3次元パッキング表現手法(レイアウト)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-) |
| サブタイトル（和） | |
| タイトル（英） | Three Dimensional Module Packing using 3DBSG structure |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 3次元パッキング / 3D Packing |
| キーワード(2)（和/英） | 3DBSG / 3DBSG |
| キーワード(3)（和/英） | L型モジュール / L-shaped modules |
| キーワード(4)（和/英） | シミュレーテイッド・アニーリング / simulated annealing |
| 第 1 著者 氏名（和/英） | 山岸 弘和 / Hirokazu YAMAGISHI |
| 第 1 著者 所属（和/英） | 静岡大学システム工学科 Department of Systems Engineering, Shizuoka University |
| 第 2 著者 氏名（和/英） | 二宮 洋 / Hiroshi NINOMIYA |
| 第 2 著者 所属（和/英） | 湘南工科大学情報工学科 Department of Information Science, Shonan Institute of Technology |
| 第 3 著者 氏名（和/英） | 浅井 秀樹 / Hideki ASAI |
| 第 3 著者 所属（和/英） | 静岡大学システム工学科 Department of Systems Engineering, Shizuoka University |
| 発表年月日 | 2004/11/25 |
| 資料番号 | VLD2004-65,ICD2004-151,DC2004-51 |
| 巻番号（vol） | vol.104 |
| 号番号（no） | 480 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |