| 講演名 | 2004-10-22 動的再構成のためのセル割り当て回路の設計(プロセッサ,DSP,画像処理技術及び一般) 小関 豊, 金杉 昭徳, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本論文は動的再構成のためのセル割り当てアルゴリズム,VHDLによる設計,シミュレーションによる動作確認について述べる.また回路規模,動作速度について考察する.対象とするシステムは同一のセルの繰り返しから構成されるアレイシステムである.88個のセルを再構成する場合,回路規模は約33,000ゲート,1回の再構成に要した時間は約12.9μsであった. |
| 抄録(英) | This paper describes the cell assignment algorithm for dynamic reconstruction, the design by VHDL, and the verification by simulation. Moreover, the circuit scale and the operation of speed are investigated. The target is an array system which consists of repetitions of the same cell. In the example which reconstructs 88 cell, the circuit scales is about 33,000 gates and the reconstruction time is about 12.9μs. |
| キーワード(和) | 動的再構成 / フォールトトレランス / アレイプロセッサ |
| キーワード(英) | Dynamic Reconstruction / Fault Tolerance / Array Processor |
| 資料番号 | SIP2004-102,ICD2004-134,IE2004-78 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2004/10/15(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 動的再構成のためのセル割り当て回路の設計(プロセッサ,DSP,画像処理技術及び一般) |
| サブタイトル（和） | |
| タイトル（英） | Design of Cell Assignment Circuit for Dynamic Reconstruction |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 動的再構成 / Dynamic Reconstruction |
| キーワード(2)（和/英） | フォールトトレランス / Fault Tolerance |
| キーワード(3)（和/英） | アレイプロセッサ / Array Processor |
| 第 1 著者 氏名（和/英） | 小関 豊 / Yutaka Koseki |
| 第 1 著者 所属（和/英） | 東京電機大学工学部 Department of Electronic Engineering, Tokyo Denki University |
| 第 2 著者 氏名（和/英） | 金杉 昭徳 / Akinori Kanasugi |
| 第 2 著者 所属（和/英） | 東京電機大学工学部 Department of Electronic Engineering, Tokyo Denki University |
| 発表年月日 | 2004-10-22 |
| 資料番号 | SIP2004-102,ICD2004-134,IE2004-78 |
| 巻番号（vol） | vol.104 |
| 号番号（no） | 366 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |