| 講演名 | 2004-10-22 IPベース設計におけるバスアーキテクチャ最適化手法の提案(プロセッサ,DSP,画像処理技術及び一般) 上田 恭子, 坂主 圭史, 米岡 昇, 武内 良典, 今井 正治, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | IPベース設計では,設計対象システムの性能はバスアーキテクチャによって大きく異なるため,最適なバスアーキテクチャの選択は非常に重要である.本稿では,高速性能見積り手法を用いたバスアーキテクチャ最適化手法を提案する.本研究では,バストポロジ,バス動作周波数,バスビット幅,バッファ数によってバスアーキテクチャをパラメタ化する.そして,バスアーキテクチャ最適化問題を定式化し,バスアーキテクチャ探索手法を提案する.提案手法では,システムレベルのプロファイリング結果を用いた高速見積り手法によって性能を見積り,様々なバスアーキテクチャの性能を評価する.評価実験により,提案手法が最適バスアーキテクチャの探索時間を大幅に削減できることが知られた. |
| 抄録(英) | In IP-based design, to find the optimal bus architecture is very important problem because bus architecture strongly affects the performance of the target system. This paper proposes a bus architecture optimization method using fast performance estimation. The optimization problem of bus architecture that is parameterized by bus topology, bus data transfer rate, bus bit width, and the number of buffers, is formalized and its exploration method is proposed. Proposed method explores all possible bus parameter sets estimating the performance and hardware area with profiling information. Experimental results show that proposed method can determine the optimal bus architecture and its time is drastically reduced compared to the conventional method. |
| キーワード(和) | IPベース設計 / バスアーキテクチャ / 性能見積り / 分枝限定法 |
| キーワード(英) | IP-based design / bus architecture / performance estimation / branch-and-bound method |
| 資料番号 | SIP2004-101,ICD2004-133,IE2004-77 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2004/10/15(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | IPベース設計におけるバスアーキテクチャ最適化手法の提案(プロセッサ,DSP,画像処理技術及び一般) |
| サブタイトル（和） | |
| タイトル（英） | Bus architecture optimization method for IP-based design |
| サブタイトル（和） | |
| キーワード(1)（和/英） | IPベース設計 / IP-based design |
| キーワード(2)（和/英） | バスアーキテクチャ / bus architecture |
| キーワード(3)（和/英） | 性能見積り / performance estimation |
| キーワード(4)（和/英） | 分枝限定法 / branch-and-bound method |
| 第 1 著者 氏名（和/英） | 上田 恭子 / Kyoko UEDA |
| 第 1 著者 所属（和/英） | 大阪大学大学院情報科学研究科 Graduate School of Information Science and Technology, Osaka University |
| 第 2 著者 氏名（和/英） | 坂主 圭史 / Keishi SAKANUSHI |
| 第 2 著者 所属（和/英） | 大阪大学大学院情報科学研究科 Graduate School of Information Science and Technology, Osaka University |
| 第 3 著者 氏名（和/英） | 米岡 昇 / Noboru YONEOKA |
| 第 3 著者 所属（和/英） | 大阪大学大学院情報科学研究科 Graduate School of Information Science and Technology, Osaka University |
| 第 4 著者 氏名（和/英） | 武内 良典 / Yoshinori TAKEUCHI |
| 第 4 著者 所属（和/英） | 大阪大学大学院情報科学研究科 Graduate School of Information Science and Technology, Osaka University |
| 第 5 著者 氏名（和/英） | 今井 正治 / Masaharu IMAI |
| 第 5 著者 所属（和/英） | 大阪大学大学院情報科学研究科 Graduate School of Information Science and Technology, Osaka University |
| 発表年月日 | 2004-10-22 |
| 資料番号 | SIP2004-101,ICD2004-133,IE2004-77 |
| 巻番号（vol） | vol.104 |
| 号番号（no） | 366 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |