| 講演名 | 2004-10-21 0.18μmプロセスによる差分光再構成型ゲートアレイ(プロセッサ,DSP,画像処理技術及び一般) 渡邊 実, 小林 史典, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 差分光再構成型ゲートアレイは,FPGA(Field Programmable Gate Array)の一種であるが,回路情報を電気的に書き込むFPGAとは異なり,光学的な書き込みを可能にしたデバイスである.これまでに0.35μ,,mプロセスを用いた差分光再構成型ゲートアレイを開発済みであるが,本稿では,さらに高密度実装した0.18μm高密度差分光再構成型ゲートアレイの設計例について示す.この設計では7.82mm^2のチップに,4個の論理ブロック,5個のスイッチング・マトリックス,16ビットのI/Oビットを実装した.本稿では,再構成回路部,ゲートアレイ部の実装について述べ,受光部に関しては実験結果も示す. |
| 抄録(英) | This paper presents the design of a high-density optically differential reconfigurable gate array (ODRGA) using a 0.18μm-5Metal CMOS process technology. ODRGA is a type of Field Programmable Gate Arrays (FPGAs). However, unlike conventional FPGAs, ODRGAs are reconfigured optically using an external optical system. Although ODRGAs have already been fabricated using a 035μm-3Metal CMOS process technology, their gate-density remains unsatisfactory. For that reason, a new ODRGA-VLSI chip with four logic blocks, five switching matrices, and 16 I/O bits was fabricated on a 7.82mm^2 chip using more advanced process technology. This paper presents the detailed design of a fabricated ODRGA-VLSI chip, the optical reconfiguration circuit, the gate array structure, the CAD layout, and an ODRGA-VLSI chip mounted on an estimation board. This study also includes experimental results regarding the reconfiguration period. |
| キーワード(和) | FPGA / ORGA / 光再構成 / 動的再構成デバイス |
| キーワード(英) | FPGAs / ORGAs / Optical Reconfiguration / Dynamically Reconfigurable Devices |
| 資料番号 | SIP2004-86,ICD2004-118,IE2004-62 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2004/10/14(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 0.18μmプロセスによる差分光再構成型ゲートアレイ(プロセッサ,DSP,画像処理技術及び一般) |
| サブタイトル（和） | |
| タイトル（英） | An Optically Differential Reconfigurable Gate Array using a 0.18μm CMOS process |
| サブタイトル（和） | |
| キーワード(1)（和/英） | FPGA / FPGAs |
| キーワード(2)（和/英） | ORGA / ORGAs |
| キーワード(3)（和/英） | 光再構成 / Optical Reconfiguration |
| キーワード(4)（和/英） | 動的再構成デバイス / Dynamically Reconfigurable Devices |
| 第 1 著者 氏名（和/英） | 渡邊 実 / Minoru WATANABE |
| 第 1 著者 所属（和/英） | 九州工業大学情報工学部 Faculty of Computer Science and Systems Engineering, Kyushu Institute of Technology |
| 第 2 著者 氏名（和/英） | 小林 史典 / Fuminori KOBAYASHI |
| 第 2 著者 所属（和/英） | 九州工業大学情報工学部 Faculty of Computer Science and Systems Engineering, Kyushu Institute of Technology |
| 発表年月日 | 2004-10-21 |
| 資料番号 | SIP2004-86,ICD2004-118,IE2004-62 |
| 巻番号（vol） | vol.104 |
| 号番号（no） | 365 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |