| 講演名 | 2004/1/29 EBテストパッドによる多層配線LSIの観測性向上手法(LSIシステムの実装・モジュール化技術及びテスト技術,一般) 久慈 憲夫, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 配線多層化により,電子ビームテスタを前提としたLSIの観測性が急速に低下してきている.観測性を向上するため,レイアウト設計後のマスクパタンの空き領域に、積層型ビアによる観測用テストパッドを自動配置する手法を既に提案した。この手法ではテストパッドの配置によってチップサイズが変わることが無いため、設計に受け入れやすいという利点がある。しかし、積層型ビアによるテストパッドが配置できる空き領域が常にあるとは眠らないため、全ての回路ノード(目路レベルの節点)に配置することは困難であり、大規模なLSIにおける配置比率は90-95%止まりであった.また、最上層が全面的に電源配線で覆われるレイアウト設計法もあり、このようなLSIではレイアウトの空き領域を利用したテストパッドの配置ができず、内部の観測性向上は極めて困難であった.本報告では、テストパッドの配置比率を向上するため、二つの手法を提案する。第一は前者に対応するもので、階段型のビアを用いて上層の配線を迂回してテストパッドを最上層に引き出す手法である。本手法を大規模なLSIの設計データに適用した結果、99.6%以上の回路ノードにテストパッドを配置することができた。第二は最上層が電源配線で覆われているLSIに対するもので、上層の電源配線レイアウトにテストパッドが配置できる最小サイズの開口部を設けることにより、テストパッドを配置する手法である。実設計データによる評価の結果、電源配線に多数の開口部を設けても配線抵抗への影響は0.1%以下であり、観測性向上に極めて有効であることを確認した。 |
| 抄録(英) | Two novel placement methods for E-beam testing pads are proposed to improve the placement ratio in multilevel-wiring LSIs. In the first method, which is for the case where upper-level wires obstruct the placement of testing pads, stepped vias are introduced in testing pads so that testing pads can go around the upper-level wires outside the cells. This method has been applied to layout design data of gate-array LSIs containing from 20 to 390-k gates. Results of evaluation confirms that observability reaches more than 99.6%. In the second method, which is for the case where all the top-level wires are used for power supply, an opening is made in the power-supply wires so that a testing-pad to be placed may not short-circuit the wires. As a result of evaluation using actual design layout, resistive increase due to the openings in the wires was found to be so small that the method can practically be used for test pad placement. These proposed methods will be essential for fault analysis of multilevel-wiring LSIs. |
| キーワード(和) | 配線多層化 / 電子ビームテスタ / テストパッド / 階段型ビア / 観測性 / 完全平坦化 |
| キーワード(英) | Multilevel-wiring / E-beam tester / testing pads / stepped vias / observability / and planarization technology |
| 資料番号 | CPM2003-166,ICD2003-205 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2004/1/29(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | EBテストパッドによる多層配線LSIの観測性向上手法(LSIシステムの実装・モジュール化技術及びテスト技術,一般) |
| サブタイトル（和） | |
| タイトル（英） | Methods for Improving the Placement Ratio of E-beam Testing Pads for Multilevel-wiring LSI Circuits |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 配線多層化 / Multilevel-wiring |
| キーワード(2)（和/英） | 電子ビームテスタ / E-beam tester |
| キーワード(3)（和/英） | テストパッド / testing pads |
| キーワード(4)（和/英） | 階段型ビア / stepped vias |
| キーワード(5)（和/英） | 観測性 / observability |
| キーワード(6)（和/英） | 完全平坦化 / and planarization technology |
| 第 1 著者 氏名（和/英） | 久慈 憲夫 / Norio KUJI |
| 第 1 著者 所属（和/英） | 八戸工業高等専門学校 Hachinohe National College of Technology |
| 発表年月日 | 2004/1/29 |
| 資料番号 | CPM2003-166,ICD2003-205 |
| 巻番号（vol） | vol.103 |
| 号番号（no） | 647 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |