講演名 2005/3/4
大容量、高速、低電力、6F^2 MRAMセルのデバイスデザインおよびプロセスインテグレーション : 新しい磁化反転方式の提案(新型不揮発性メモリ)
浅尾 吉昭, 甲斐 正, 池川 純夫, 土田 賢二, 石綿 延行, 波田 博光, 田原 修一, 與田 博明,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 階層ビット線構造を用いたクロスポイントセル型MRAMを提案した. 本セルは6F^2のセルサイズをもち、通常のクロスポイントセルよりも高速動作が可能である. 本論文では0.13μmルールのCMOS回路上にサイズが0.24×0.48μm^2の磁気トンネル接合(MTJ)とヨーク配線をインテグレートして1Mb-MRAMを試作した. 動作電圧1.5Vで250nsのランダムアクセスタイムを実証. また、新しい磁化反転方式によりディスターブ・ロバストなセルを提案・実証した.
抄録(英) A new cross point (CP) cell with a hierarchical bit line architecture was proposed for magnetoresistive random access memory (MRAM). The new CP cell has a potential high density of 6F^2 and a faster access time than the conventional CP cell. A cell layout design to realize 6F^2 is proposed and associated issues are resolved. Further, a 1Mb MRAM chip based on this structure has been fabricated utilizing 0.13 μm CMOS technology and 0.24×0.48 μm^2 magnetic tunnel junction (MTJ) sandwiched with the most efficient yoke wires ever reported. The access time of 250 ns and 1.5 V operations are successfully demonstrated with the integrated 1Mb chip. Moreover, a new magnetization process was proposed to improve robustness against write disturbance.
キーワード(和) クロスポイントセル / MRAM / Magnetoresistive Random Access Memory / MTJ / 磁気トンネル接合 / ヨーク配線
キーワード(英) Cross Point Cell / MRAM / Magnetoresistive Random Access Memory / MTJ / Magnetic Tunnel Junction / Yoke
資料番号 SDM2004-251
発行日

研究会情報
研究会 SDM
開催期間 2005/3/4(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Silicon Device and Materials (SDM)
本文の言語 JPN
タイトル(和) 大容量、高速、低電力、6F^2 MRAMセルのデバイスデザインおよびプロセスインテグレーション : 新しい磁化反転方式の提案(新型不揮発性メモリ)
サブタイトル(和)
タイトル(英) Design and Process Integration for High-Density, High-Speed, and Low-Power 6F^2 MRAM cell : Proposal of a New Magnetization Process
サブタイトル(和)
キーワード(1)(和/英) クロスポイントセル / Cross Point Cell
キーワード(2)(和/英) MRAM / MRAM
キーワード(3)(和/英) Magnetoresistive Random Access Memory / Magnetoresistive Random Access Memory
キーワード(4)(和/英) MTJ / MTJ
キーワード(5)(和/英) 磁気トンネル接合 / Magnetic Tunnel Junction
キーワード(6)(和/英) ヨーク配線 / Yoke
第 1 著者 氏名(和/英) 浅尾 吉昭 / Yoshiaki ASAO
第 1 著者 所属(和/英) 株式会社東芝研究開発センター
Corporate Research & Development Center, Toshiba Corporation
第 2 著者 氏名(和/英) 甲斐 正 / Tadashi KAI
第 2 著者 所属(和/英) 株式会社東芝研究開発センター
Corporate Research & Development Center, Toshiba Corporation
第 3 著者 氏名(和/英) 池川 純夫 / Sumio IKEGAWA
第 3 著者 所属(和/英) 株式会社東芝研究開発センター
Corporate Research & Development Center, Toshiba Corporation
第 4 著者 氏名(和/英) 土田 賢二 / Kenji TSUCHIDA
第 4 著者 所属(和/英) 株式会社東芝研究開発センター
Corporate Research & Development Center, Toshiba Corporation
第 5 著者 氏名(和/英) 石綿 延行 / Nobuyuki ISHIWATA
第 5 著者 所属(和/英) 日本電気株式会社システムデバイス研究所
System Devices Research Laboratories, NEC Corporation
第 6 著者 氏名(和/英) 波田 博光 / Hiromitsu HADA
第 6 著者 所属(和/英) 日本電気株式会社システムデバイス研究所
System Devices Research Laboratories, NEC Corporation
第 7 著者 氏名(和/英) 田原 修一 / Syuichi TAHARA
第 7 著者 所属(和/英) 日本電気株式会社システムデバイス研究所
System Devices Research Laboratories, NEC Corporation
第 8 著者 氏名(和/英) 與田 博明 / Hiroaki YODA
第 8 著者 所属(和/英) 株式会社東芝研究開発センター
Corporate Research & Development Center, Toshiba Corporation
発表年月日 2005/3/4
資料番号 SDM2004-251
巻番号(vol) vol.104
号番号(no) 713
ページ範囲 pp.-
ページ数 6
発行日