| 講演名 | 2004/11/25 Verilog-HDLを用いた4×4逆行列演算回路の開発(アプリケーションII)(リコンフィギャラブルシステムにおける設計技術及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-) 和田 善生, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 本報告では、浮動小数点演算を用いた4×4の逆行列演算回路の開発について記述する。我々は伝送速度が最大1Gbpsの無線通信システムを開発を行っている。この伝送速度を達成するためには、OFDMシステムをベースにしたMIMO伝送技術が必要である。その中にZF法があり、ZF法では高速に動作する逆行列演算回路が必要である。我々は、4×4の逆行列演算回路をVerilog-HDLを用いて開発し、その回路は1つのFPGAに実装可能である。 |
| 抄録(英) | This report is described development of 4x4 inverse matrix arithmetic circuit using the floating-point operation. We are developing wireless communication Systems. The transmission rate is maximum 1 Gbps. To achieve the systems, Multiple Input Multiple Output (MIMO) transmission technology for Orthogonal Frequency Division Multiplexing (OFDM) systems is needed. There is Zero-Forcing (ZF) detection in the systems. It is necessary that the inverse matrix arithmetic circuit is operated at a high speed. It is possible that the developed 4x4 inverse matrix arithmetic circuit using Verilog-HDL consists of a FPGA. |
| キーワード(和) | 無線通信 / MIMO / OFDM / ZF / 逆行列 / FPGA / Verilog-HDL / 浮動小数点演算 |
| キーワード(英) | Wireless Communication / MIMO / OFDM / ZF / Inverse Matrix / FPGA / Verilog-HDL / Floating point operation |
| 資料番号 | CPSY2004-45 |
| 発行日 |
| 研究会情報 | |
| 研究会 | CPSY |
|---|---|
| 開催期間 | 2004/11/25(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Computer Systems (CPSY) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | Verilog-HDLを用いた4×4逆行列演算回路の開発(アプリケーションII)(リコンフィギャラブルシステムにおける設計技術及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-) |
| サブタイトル（和） | |
| タイトル（英） | Development of 4x4 Inverse Matrix Arithmetic Circuit Using Verilog-HDL |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 無線通信 / Wireless Communication |
| キーワード(2)（和/英） | MIMO / MIMO |
| キーワード(3)（和/英） | OFDM / OFDM |
| キーワード(4)（和/英） | ZF / ZF |
| キーワード(5)（和/英） | 逆行列 / Inverse Matrix |
| キーワード(6)（和/英） | FPGA / FPGA |
| キーワード(7)（和/英） | Verilog-HDL / Verilog-HDL |
| キーワード(8)（和/英） | 浮動小数点演算 / Floating point operation |
| 第 1 著者 氏名（和/英） | 和田 善生 / Yoshio WADA |
| 第 1 著者 所属（和/英） | 株式会社サムスン横浜研究所無線通信部門通信System Team Samsung Yokohama Research Institute Wireless Comm. Lab. Wireless Comm. System Team |
| 発表年月日 | 2004/11/25 |
| 資料番号 | CPSY2004-45 |
| 巻番号（vol） | vol.104 |
| 号番号（no） | 476 |
| ページ範囲 | pp.- |
| ページ数 | 5 |
| 発行日 | |