講演名 2005-01-21
アセンブリレベル合成法
尾形 秀範, 北川 章夫,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) マイクロプロセッサの実行コードから, 論理合成可能なVerilogHDLコードを生成する手法を提案する.この手法を用いて作成されたハードウエアは, プロセッサ上で実行させるには遅い演算を高速に実行することができる.また, 実行コードを入力とするので, 論理検証を行う必要が無く短期間でハードウエアを作成することができる.本研究では, 実行コードを得るためのターゲットのプロセッサをMicrochip Technology社のPIC 16F84としている.乗剰余演算に対する評価では, ソフトウエア処理に対して約11倍の演算処理能力という結果が得られた.
抄録(英) In this work, we present a technique for automatically generating a synthesizable HDL code from an executable code. The generated hardware can be operated without any logical verification, because an executable code is at the same abstract level as RTL. The generated HDL code is improved on the operation throughput by reducing the clock cycles per a sequence of instructions. We have developed the synthesizer from the executable code for the PIC 16F84 micro-controller of Microchip Technology Inc. The operation throughput of the multiplication-modulo unit synthesized by this method is about 11 times greater than that of the software operation on the micro-controller.
キーワード(和) マイクロプロセッサ / 実行コード / 高位合成 / VerilogHDLコード
キーワード(英) Microprocessor / Executable code / High-level synthesis / VerilogHDL code
資料番号 CAS2004-78
発行日

研究会情報
研究会 CAS
開催期間 2005/1/14(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Circuits and Systems (CAS)
本文の言語 JPN
タイトル(和) アセンブリレベル合成法
サブタイトル(和)
タイトル(英) High-level synthesis from executable code
サブタイトル(和)
キーワード(1)(和/英) マイクロプロセッサ / Microprocessor
キーワード(2)(和/英) 実行コード / Executable code
キーワード(3)(和/英) 高位合成 / High-level synthesis
キーワード(4)(和/英) VerilogHDLコード / VerilogHDL code
第 1 著者 氏名(和/英) 尾形 秀範 / Hidenori OGATA
第 1 著者 所属(和/英) 金沢大学大学院自然科学研究科
Graduate School of Natural Science & Technology, Kanazawa University
第 2 著者 氏名(和/英) 北川 章夫 / Akio KITAGAWA
第 2 著者 所属(和/英) 金沢大学大学院自然科学研究科
Graduate School of Natural Science & Technology, Kanazawa University
発表年月日 2005-01-21
資料番号 CAS2004-78
巻番号(vol) vol.104
号番号(no) 557
ページ範囲 pp.-
ページ数 6
発行日