| 講演名 | 2005/1/20 ヘキサゴナルBDD量子論理回路をベースにした超低消費電力ナノプロセッサの実装(量子効果デバイス及び関連技術) 葛西 誠也, 湯元 美樹, 田村 隆博, 長谷川 英機, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | ヘキサゴナルBDD論理量子回路をベースにした超低消費電力ナノプロセッサ(NPU)の実現を目指し, 各ユニットの設計試作およびシステムの構成について検討した.ヘキサゴナルナノ細線ネットワークをナノショットキーゲートで制御し二分決定グラフ(BDD)論理アーキテクチャを実装する手法により, 8 bit加算器等のサブシステムから, ALUやコントローラ等のプロセッサ要素回路を設計・試作した.そして, これらを統合し, ヘキサゴナルBDDをベースとした2bitナノプロセッサを設計するとともに, その動作をシミュレーションにより確認した.さらに, システムの消費電力や実装面積について検討を行った. |
| 抄録(英) | Implementation of ultra-low power nanoprocessors (NPUs) based on hexagonal BDD quantum circuits are investigated. The circuits and systems are implemented utilizing hexagonal nanowire networks controlled by nano-Schottky gates, and they operate with a few electrons utilizing quantum transport for ultra-low power consumption. Based on this architecture, subsystems and elemental parts of digital signal processors including ALUs were designed and fabricated. The hexagonal BDD-based 2-bit NPUs were successfully designed and their correct operations were confirmed by circuit simulation. Power consumption and size of the NPUs were also discussed. |
| キーワード(和) | 二分決定グラフ(BDD) / 量子ナノデバイス / ヘキサゴナルナノ細線ネットワーク / ナノプロセッサ |
| キーワード(英) | Nanoprocessor / Binary Decision Diagram (BDD) / Quantum Nanodevice / Hexagonal Nanowire Network |
| 資料番号 | ED2004-232,SDM2004-227 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ED |
|---|---|
| 開催期間 | 2005/1/20(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Electron Devices (ED) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | ヘキサゴナルBDD量子論理回路をベースにした超低消費電力ナノプロセッサの実装(量子効果デバイス及び関連技術) |
| サブタイトル（和） | |
| タイトル（英） | Implementation of Ultra-Low Power Nanoprocessors based on Hexagonal BDD Quantum Circuits |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 二分決定グラフ(BDD) / Nanoprocessor |
| キーワード(2)（和/英） | 量子ナノデバイス / Binary Decision Diagram (BDD) |
| キーワード(3)（和/英） | ヘキサゴナルナノ細線ネットワーク / Quantum Nanodevice |
| キーワード(4)（和/英） | ナノプロセッサ / Hexagonal Nanowire Network |
| 第 1 著者 氏名（和/英） | 葛西 誠也 / Seiya KASAI |
| 第 1 著者 所属（和/英） | 北海道大学大学院情報科学研究科および量子集積エレクトロニクス研究センター Graduate School of Information Science and Technology, and Research Center for Integrated Quantum Electronics, Hokkaido University |
| 第 2 著者 氏名（和/英） | 湯元 美樹 / Miki YUMOTO |
| 第 2 著者 所属（和/英） | 北海道大学大学院情報科学研究科および量子集積エレクトロニクス研究センター Graduate School of Information Science and Technology, and Research Center for Integrated Quantum Electronics, Hokkaido University |
| 第 3 著者 氏名（和/英） | 田村 隆博 / Takahiro TAMURA |
| 第 3 著者 所属（和/英） | 北海道大学大学院情報科学研究科および量子集積エレクトロニクス研究センター Graduate School of Information Science and Technology, and Research Center for Integrated Quantum Electronics, Hokkaido University |
| 第 4 著者 氏名（和/英） | 長谷川 英機 / Hideki HASEGAWA |
| 第 4 著者 所属（和/英） | 北海道大学大学院情報科学研究科および量子集積エレクトロニクス研究センター Graduate School of Information Science and Technology, and Research Center for Integrated Quantum Electronics, Hokkaido University |
| 発表年月日 | 2005/1/20 |
| 資料番号 | ED2004-232,SDM2004-227 |
| 巻番号（vol） | vol.104 |
| 号番号（no） | 622 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |