講演名 2005-01-28
65nm時代以降のSoCデバイステスト技術 : Low-k/Cu配線技術対応の試験および解析手法(LSIシステムの実装・モジュール化・インタフェース技術, テスト実装, 一般)
山崎 眞, 古川 靖夫,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 高性能化するSoCデバイスにおける歩留まり向上とテスト品質の確保という課題を両立するため、デバイス毎に試験条件を最適化するアダプティブ・テストが提唱されている。このアダプティブ・テストに要求される新しいATE(Automatic Test Equipment)の構造を示した。その応用例として、今後65nmノード以降、主流になると言われている低誘電率膜と銅配線(low-k/Cu)における新たな不良モードを試験するアダプティブ・テスト試験手法を0.18μmプロセスのATE用LSIを用いて検討した。
抄録(英) To solve the problems such as the yield improvements and securing the test quality in the SoC devices made efficient, the adaptive test methodology that optimizes the test condition of each device is already proposed. The structure of new ATE(Automatic Test Equipment) ideas from this adaptive test was shown. A new failure mode will be proposed on low-k/Cu interconnection system that is one of a major steam on beyond 65nm node process. And a new test methodology will be discussed in the actual 0.18um-node ATE LSI.
キーワード(和) ATE / Test / 低誘電率膜 / 銅配線 / リング発振器 / 配線技術 / ITRS
キーワード(英) ATE / Test / low-k/Cu / Ring-Oscillator / Interconnect technology / ITRS
資料番号 CPM2004-173,ICD2004-218
発行日

研究会情報
研究会 CPM
開催期間 2005/1/21(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Component Parts and Materials (CPM)
本文の言語 JPN
タイトル(和) 65nm時代以降のSoCデバイステスト技術 : Low-k/Cu配線技術対応の試験および解析手法(LSIシステムの実装・モジュール化・インタフェース技術, テスト実装, 一般)
サブタイトル(和)
タイトル(英) New SoC Testing technologies for beyond 65nm process rule : New Failure Analysis and Testing methodologies for low-k/Cu Interconnect technique
サブタイトル(和)
キーワード(1)(和/英) ATE / ATE
キーワード(2)(和/英) Test / Test
キーワード(3)(和/英) 低誘電率膜 / low-k/Cu
キーワード(4)(和/英) 銅配線 / Ring-Oscillator
キーワード(5)(和/英) リング発振器 / Interconnect technology
キーワード(6)(和/英) 配線技術 / ITRS
キーワード(7)(和/英) ITRS
第 1 著者 氏名(和/英) 山崎 眞 / Makoto YAMAZAKI
第 1 著者 所属(和/英) 株式会社アドバンテスト
ADVANTEST Corporation
第 2 著者 氏名(和/英) 古川 靖夫 / Yasuo FURUKAWA
第 2 著者 所属(和/英) 株式会社アドバンテスト
ADVANTEST Corporation
発表年月日 2005-01-28
資料番号 CPM2004-173,ICD2004-218
巻番号(vol) vol.104
号番号(no) 627
ページ範囲 pp.-
ページ数 6
発行日