講演名 2005-01-28
高速ランダムアクセス混載DRAMにおけるパッケージ後の自動救済技術(LSIシステムの実装・モジュール化・インタフェース技術, テスト実装, 一般)
中山 篤, 行川 敏正, 伊藤 洋, 和田 修, 藤井 秀壮,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 混載DRAMの高速化と高集積化に伴い、最終テスト工程における歩留まり低下が深刻な問題になっている。この問題の解決のため、パッケージ後の自動救済技術を開発した。チップに期待値比較回路と不良アドレス記憶回路と救済解計算回路とアンチヒューズを搭載し、既存の後工程用テスタによるパッケージ後の自動救済を実現している。この技術を適用したランダムサイクルタイム6nsの36Mbit混載DRAMマクロを90nm混載DRAMテクノロジにて試作して、提案する自動救済技術の効果を確認した。
抄録(英) A post-packaging auto repair technique is implemented in a 36Mb embedded DRAM macro of 6ns cycle time. It consists of internal compare circuit, redundancy analyzer, and anti-fuses. The internal auto programming of anti-fuse fixes post-packaging failures.
キーワード(和) 混載DRAM / BIST / BISR / At-speed test / anti-fuse
キーワード(英) embedded DRAM / BIST / BISR / At-speed test / anti-fuse
資料番号 CPM2004-164,ICD2004-209
発行日

研究会情報
研究会 CPM
開催期間 2005/1/21(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Component Parts and Materials (CPM)
本文の言語 JPN
タイトル(和) 高速ランダムアクセス混載DRAMにおけるパッケージ後の自動救済技術(LSIシステムの実装・モジュール化・インタフェース技術, テスト実装, 一般)
サブタイトル(和)
タイトル(英) Post-Packaging Auto Repair Techniques for Fast Row Cycle Embedded DRAM
サブタイトル(和)
キーワード(1)(和/英) 混載DRAM / embedded DRAM
キーワード(2)(和/英) BIST / BIST
キーワード(3)(和/英) BISR / BISR
キーワード(4)(和/英) At-speed test / At-speed test
キーワード(5)(和/英) anti-fuse / anti-fuse
第 1 著者 氏名(和/英) 中山 篤 / Atsushi NAKAYAMA
第 1 著者 所属(和/英) 株式会社東芝 セミコンダクター社
Semiconductor Company, Toshiba Corporation
第 2 著者 氏名(和/英) 行川 敏正 / Toshimasa NAMEKAWA
第 2 著者 所属(和/英) 株式会社東芝 セミコンダクター社
Semiconductor Company, Toshiba Corporation
第 3 著者 氏名(和/英) 伊藤 洋 / Hiroshi ITO
第 3 著者 所属(和/英) 株式会社東芝 セミコンダクター社
Semiconductor Company, Toshiba Corporation
第 4 著者 氏名(和/英) 和田 修 / FUJII Shuso /
第 4 著者 所属(和/英) 株式会社東芝 セミコンダクター社
Semiconductor Company, Toshiba Corporation
第 5 著者 氏名(和/英) 藤井 秀壮
第 5 著者 所属(和/英) 株式会社東芝 セミコンダクター社
Semiconductor Company, Toshiba Corporation
発表年月日 2005-01-28
資料番号 CPM2004-164,ICD2004-209
巻番号(vol) vol.104
号番号(no) 627
ページ範囲 pp.-
ページ数 6
発行日