| 講演名 | 2005/2/11 ディレイ品質を予測する統計的品質モデル(非縮退故障モデルテスト, VLSI 設計とテスト及び一般) 佐藤 康夫, 浜田 周治, 前田 敏行, 高取 厚夫, 梶原 誠司, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 製造プロセス品質、設計遅延マージン及びテストタイミング精度を反映した品質評価手法を提案する。本手法を用いることで、テスト後のチップに対する遅延を原因とする欠陥レベルを予測することが可能となる。これにより、低コスト・高品質なテストパターンの作成が可能となる。ISCAS89ベンチマーク回路と大規模実品種による評価結果により本手法の様々な特性とその有効性を示す。 |
| 抄録(英) | In this paper we introduce an evaluation method of statistical delay quality model that reflects fabrication process quality, design delay margin and test timing accuracy. The evaluation method provides a measure that can predict the level of chip defects that cause delay failure, including marginal delay. We can therefore use the method to make test vectors that are effective in terms of both testing cost and chip quality. The results of experiments using ISCAS89 benchmark data and some large industrial design data reflect various characteristics of our evaluation method of statistical delay quality model. |
| キーワード(和) | 遅延テスト / 実速度テスト / 欠陥レベル / ディレイ品質 / 品質モデル |
| キーワード(英) | delay test / at-speed test / defect level / delay quality / quality model |
| 資料番号 | DC2004-108 |
| 発行日 |
| 研究会情報 | |
| 研究会 | DC |
|---|---|
| 開催期間 | 2005/2/11(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Dependable Computing (DC) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | ディレイ品質を予測する統計的品質モデル(非縮退故障モデルテスト, VLSI 設計とテスト及び一般) |
| サブタイトル（和） | |
| タイトル（英） | Statistical Delay Quality Model for Defect Level Estimation |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 遅延テスト / delay test |
| キーワード(2)（和/英） | 実速度テスト / at-speed test |
| キーワード(3)（和/英） | 欠陥レベル / defect level |
| キーワード(4)（和/英） | ディレイ品質 / delay quality |
| キーワード(5)（和/英） | 品質モデル / quality model |
| 第 1 著者 氏名（和/英） | 佐藤 康夫 / Yasuo Sato |
| 第 1 著者 所属（和/英） | 株式会社半導体理工学研究センター Semiconductor Technology Academic Research Center |
| 第 2 著者 氏名（和/英） | 浜田 周治 / Shuji Hamada |
| 第 2 著者 所属（和/英） | 株式会社半導体理工学研究センター Semiconductor Technology Academic Research Center |
| 第 3 著者 氏名（和/英） | 前田 敏行 / Toshiyuki Maeda |
| 第 3 著者 所属（和/英） | 株式会社半導体理工学研究センター Semiconductor Technology Academic Research Center |
| 第 4 著者 氏名（和/英） | 高取 厚夫 / Atsuo Takatori |
| 第 4 著者 所属（和/英） | 株式会社半導体理工学研究センター Semiconductor Technology Academic Research Center |
| 第 5 著者 氏名（和/英） | 梶原 誠司 / Seiji Kajihara |
| 第 5 著者 所属（和/英） | 九州工業大学 Department of Computer Sciences and Electronics, Kyushu Institute of Technology |
| 発表年月日 | 2005/2/11 |
| 資料番号 | DC2004-108 |
| 巻番号（vol） | vol.104 |
| 号番号（no） | 664 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |