| 講演名 | 2005/2/11 テスト容易化合成情報に基づく順序回路テスト生成の高速化(テスト生成, VLSI 設計とテスト及び一般) 中里 昌人, 大竹 哲史, 藤原 秀雄, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 本稿では, 与えられたFSMに対してテストが容易な順序回路を論理合成するテスト容易化合成法と, テスト容易化合成の際に得られる情報を利用した高速な順序回路テスト生成アルゴリズムを提案する.具体的には, 与えられたFSMの状態遷移関数を完全記述化し, FSMより抽出した状態初期化系列を用いて状態初期化できることを保証することにより, テスト生成における状態初期化処理を高速化する手法を提案する.さらに, FSMを既約化し, 状態区別系列の存在を保証することにより, 故障伝搬処理を高速化する手法を提案する.また, 提案する順序回路テスト生成アルゴリズムは, 回路中に存在する全ての故障に対して検出可能か冗長かの判定を完全に行うことができる.実験結果より, 短いテスト生成時間で完全故障検出効率が達成できることを示す. |
| 抄録(英) | In this paper, we propose an integrated Synthesis for Testability (SfT) and a test generation method of Finite State Machines (FSM). The SfT method produces an easily testable sequential circuit for a given FSM description of the circuit while taking into consideration the features of a high speed sequential test generator. The SfT method guarantees that the test generator will be able to find a state distinguishing sequence by making the FSM reduced. Whereas, the performance of the test generator is improved as it uses the state justification sequence extracted from the completely specified state transition function of the FSM produced by the synthesizer. Experimental results show that the proposed integrated approach can completely identify each fault in the circuit, detectable or redundant, and can achieve this 100% fault efficiency in a short test generation time. |
| キーワード(和) | 順序回路 / テスト生成 / テスト容易化合成 / 有限状態機械 / 知識 |
| キーワード(英) | sequential circuit / test generation / synthesis for testability / finite state machine / knowledge |
| 資料番号 | DC2004-97 |
| 発行日 |
| 研究会情報 | |
| 研究会 | DC |
|---|---|
| 開催期間 | 2005/2/11(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Dependable Computing (DC) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | テスト容易化合成情報に基づく順序回路テスト生成の高速化(テスト生成, VLSI 設計とテスト及び一般) |
| サブタイトル（和） | |
| タイトル（英） | Acceleration of Test Generation for Sequential Circuit Using Knowledge Obtained from Synthesis for Testability |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 順序回路 / sequential circuit |
| キーワード(2)（和/英） | テスト生成 / test generation |
| キーワード(3)（和/英） | テスト容易化合成 / synthesis for testability |
| キーワード(4)（和/英） | 有限状態機械 / finite state machine |
| キーワード(5)（和/英） | 知識 / knowledge |
| 第 1 著者 氏名（和/英） | 中里 昌人 / Masato NAKAZATO |
| 第 1 著者 所属（和/英） | 奈良先端科学技術大学院大学情報科学研究科 Graduate School of Information Science, Nara Institute of Science and Technology |
| 第 2 著者 氏名（和/英） | 大竹 哲史 / Satoshi OHTAKE |
| 第 2 著者 所属（和/英） | 奈良先端科学技術大学院大学情報科学研究科 Graduate School of Information Science, Nara Institute of Science and Technology |
| 第 3 著者 氏名（和/英） | 藤原 秀雄 / Hideo FUJIWARA |
| 第 3 著者 所属（和/英） | 奈良先端科学技術大学院大学情報科学研究科 Graduate School of Information Science, Nara Institute of Science and Technology |
| 発表年月日 | 2005/2/11 |
| 資料番号 | DC2004-97 |
| 巻番号（vol） | vol.104 |
| 号番号（no） | 664 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |