講演名 | 2004/8/13 hp22 nm Node Low Operating Power(LOP)向けSub-10nmゲートCMOS技術(VLSI回路,デバイス技術(高速,低電圧,低電力)) 安武 信昭, 大内 和也, 藤原 実, 安達 甘奈, 外園 明, 小島 健嗣, 青木 伸俊, 須藤 裕之, 渡辺 健, 諸岡 哲, 水野 央之, 馬越 俊之, 清水 敬, 森 伸二, 小熊 英樹, 佐々木 俊之, 大村 光弘, 宮野 清孝, 山田 浩玲, 冨田 寛, 松下 大介, 村岡 浩一, 稲葉 聡, 高柳 万里子, 石丸 一成, 石内 秀美, |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | プロセスの最適化により高性能な10nmゲートCMOSを実現した。さらにhp22nmノードLow Operating Power(LOP)ターゲット達成のために必要な要素技術であるエレベーテッド・ソース/ドレイン・エクステンション権造、メタルゲート電極、およびゲート絶縁膜の最適化手法について検討することにより、高性能な微細CMOSFETを実現するためのガイドラインを示し、planar bulk CMOSでhp22nmノードLOPを実現できる見通しを得た。 |
抄録(英) | High performance 10nm gate length CMOSFETs for hp22nm node Low Operating Power (LOP) is demonstrated for the first time. Key process, such as elevated source/drain extension combined with flash lamp annealing, fully silicided metal gate, novel SiON, and optimization method under high V_ |
キーワード(和) | CMOS / エレベーテッド・ソース/ドレイン・エクステンション / FLA / メタルゲート / SiON |
キーワード(英) | CMOS / elevated source/drain extension / FLA / metal gate / SiON |
資料番号 | SDM2004-153,ICD2004-95 |
発行日 |
研究会情報 | |
研究会 | ICD |
---|---|
開催期間 | 2004/8/13(から1日開催) |
開催地(和) | |
開催地(英) | |
テーマ(和) | |
テーマ(英) | |
委員長氏名(和) | |
委員長氏名(英) | |
副委員長氏名(和) | |
副委員長氏名(英) | |
幹事氏名(和) | |
幹事氏名(英) | |
幹事補佐氏名(和) | |
幹事補佐氏名(英) |
講演論文情報詳細 | |
申込み研究会 | Integrated Circuits and Devices (ICD) |
---|---|
本文の言語 | JPN |
タイトル(和) | hp22 nm Node Low Operating Power(LOP)向けSub-10nmゲートCMOS技術(VLSI回路,デバイス技術(高速,低電圧,低電力)) |
サブタイトル(和) | |
タイトル(英) | A hp22 nm Node Low Operating Power(LOP) Technology with Sub-10nm Gate Length Planar Bulk CMOS Devices |
サブタイトル(和) | |
キーワード(1)(和/英) | CMOS / CMOS |
キーワード(2)(和/英) | エレベーテッド・ソース/ドレイン・エクステンション / elevated source/drain extension |
キーワード(3)(和/英) | FLA / FLA |
キーワード(4)(和/英) | メタルゲート / metal gate |
キーワード(5)(和/英) | SiON / SiON |
第 1 著者 氏名(和/英) | 安武 信昭 / N. Yasutake |
第 1 著者 所属(和/英) | (株)東芝セミコンダクター社SoC研究開発センター SoC Research & Development Center, Toshiba Corporation Semiconductor Company |
第 2 著者 氏名(和/英) | 大内 和也 / K. Ohuchi |
第 2 著者 所属(和/英) | (株)東芝セミコンダクター社SoC研究開発センター SoC Research & Development Center, Toshiba Corporation Semiconductor Company |
第 3 著者 氏名(和/英) | 藤原 実 / M. Fujiwara |
第 3 著者 所属(和/英) | (株)東芝セミコンダクター社SoC研究開発センター SoC Research & Development Center, Toshiba Corporation Semiconductor Company |
第 4 著者 氏名(和/英) | 安達 甘奈 / K. Adachi |
第 4 著者 所属(和/英) | (株)東芝セミコンダクター社SoC研究開発センター SoC Research & Development Center, Toshiba Corporation Semiconductor Company |
第 5 著者 氏名(和/英) | 外園 明 / A. Hokazono |
第 5 著者 所属(和/英) | (株)東芝セミコンダクター社SoC研究開発センター SoC Research & Development Center, Toshiba Corporation Semiconductor Company |
第 6 著者 氏名(和/英) | 小島 健嗣 / K. Kojima |
第 6 著者 所属(和/英) | (株)東芝セミコンダクター社SoC研究開発センター SoC Research & Development Center, Toshiba Corporation Semiconductor Company |
第 7 著者 氏名(和/英) | 青木 伸俊 / N. Aoki |
第 7 著者 所属(和/英) | (株)東芝セミコンダクター社SoC研究開発センター SoC Research & Development Center, Toshiba Corporation Semiconductor Company |
第 8 著者 氏名(和/英) | 須藤 裕之 / H. Suto |
第 8 著者 所属(和/英) | (株)東芝セミコンダクター社SoC研究開発センター SoC Research & Development Center, Toshiba Corporation Semiconductor Company |
第 9 著者 氏名(和/英) | 渡辺 健 / T. Watanabe |
第 9 著者 所属(和/英) | (株)東芝セミコンダクター社SoC研究開発センター SoC Research & Development Center, Toshiba Corporation Semiconductor Company |
第 10 著者 氏名(和/英) | 諸岡 哲 / T. Morooka |
第 10 著者 所属(和/英) | (株)東芝セミコンダクター社SoC研究開発センター SoC Research & Development Center, Toshiba Corporation Semiconductor Company |
第 11 著者 氏名(和/英) | 水野 央之 / H. Mizuno |
第 11 著者 所属(和/英) | (株)東芝セミコンダクター社プロセス技術推進センター Process & Manufacturing Engineering Center, Toshiba Corporation Semiconductor Company |
第 12 著者 氏名(和/英) | 馬越 俊之 / S. Magoshi |
第 12 著者 所属(和/英) | (株)東芝セミコンダクター社プロセス技術推進センター Process & Manufacturing Engineering Center, Toshiba Corporation Semiconductor Company |
第 13 著者 氏名(和/英) | 清水 敬 / T. Shimizu |
第 13 著者 所属(和/英) | (株)東芝セミコンダクター社プロセス技術推進センター Process & Manufacturing Engineering Center, Toshiba Corporation Semiconductor Company |
第 14 著者 氏名(和/英) | 森 伸二 / S. Mori |
第 14 著者 所属(和/英) | (株)東芝セミコンダクター社プロセス技術推進センター Process & Manufacturing Engineering Center, Toshiba Corporation Semiconductor Company |
第 15 著者 氏名(和/英) | 小熊 英樹 / H. Oguma |
第 15 著者 所属(和/英) | (株)東芝セミコンダクター社プロセス技術推進センター Process & Manufacturing Engineering Center, Toshiba Corporation Semiconductor Company |
第 16 著者 氏名(和/英) | 佐々木 俊之 / T. Sasaki |
第 16 著者 所属(和/英) | (株)東芝セミコンダクター社プロセス技術推進センター Process & Manufacturing Engineering Center, Toshiba Corporation Semiconductor Company |
第 17 著者 氏名(和/英) | 大村 光弘 / M. Ohmura |
第 17 著者 所属(和/英) | (株)東芝セミコンダクター社プロセス技術推進センター Process & Manufacturing Engineering Center, Toshiba Corporation Semiconductor Company |
第 18 著者 氏名(和/英) | 宮野 清孝 / K. Miyano |
第 18 著者 所属(和/英) | (株)東芝セミコンダクター社プロセス技術推進センター Process & Manufacturing Engineering Center, Toshiba Corporation Semiconductor Company |
第 19 著者 氏名(和/英) | 山田 浩玲 / H. Yamada |
第 19 著者 所属(和/英) | (株)東芝セミコンダクター社プロセス技術推進センター Process & Manufacturing Engineering Center, Toshiba Corporation Semiconductor Company |
第 20 著者 氏名(和/英) | 冨田 寛 / H. Tomita |
第 20 著者 所属(和/英) | (株)東芝セミコンダクター社プロセス技術推進センター Process & Manufacturing Engineering Center, Toshiba Corporation Semiconductor Company |
第 21 著者 氏名(和/英) | 松下 大介 / D. Matsushita |
第 21 著者 所属(和/英) | (株)東芝研究開発センター Corporate R&D Center, Toshiba Corporation |
第 22 著者 氏名(和/英) | 村岡 浩一 / K. Muraoka |
第 22 著者 所属(和/英) | (株)東芝研究開発センター Corporate R&D Center, Toshiba Corporation |
第 23 著者 氏名(和/英) | 稲葉 聡 / S. Inaba |
第 23 著者 所属(和/英) | (株)東芝セミコンダクター社SoC研究開発センター SoC Research & Development Center, Toshiba Corporation Semiconductor Company |
第 24 著者 氏名(和/英) | 高柳 万里子 / M. Takayanagi |
第 24 著者 所属(和/英) | (株)東芝セミコンダクター社SoC研究開発センター SoC Research & Development Center, Toshiba Corporation Semiconductor Company |
第 25 著者 氏名(和/英) | 石丸 一成 / K. Ishimaru |
第 25 著者 所属(和/英) | (株)東芝セミコンダクター社SoC研究開発センター SoC Research & Development Center, Toshiba Corporation Semiconductor Company |
第 26 著者 氏名(和/英) | 石内 秀美 / H. Ishiuchi |
第 26 著者 所属(和/英) | (株)東芝セミコンダクター社SoC研究開発センター SoC Research & Development Center, Toshiba Corporation Semiconductor Company |
発表年月日 | 2004/8/13 |
資料番号 | SDM2004-153,ICD2004-95 |
巻番号(vol) | vol.104 |
号番号(no) | 251 |
ページ範囲 | pp.- |
ページ数 | 6 |
発行日 |