| 講演名 | 2004/8/13 低消費電力対応65nmノードCMOSプロセス : LOP対応極浅接合技術、LSTP対応HfSiONトランジスタ技術(VLSI回路,デバイス技術(高速,低電圧,低電力)) 大塚 文雄, 峰地 輝, 田村 泰之, 佐々木 隆興, 小崎 浩司, 安平 光雄, 有門 経敏, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | |
| 抄録(英) | Flash lamp annealing increases the drivability of the pFETs with the shallow extension fabricated by SPE growth without deteriorating Vth roll-off. A high switching speed suitable for 65nm-node LOP has been obtained at the gate length of 35nm by using SPE+FLA activation process. For LSTP devices, HfSiON transistors with EOT=1.5nm have been developed. Fermi-Level Pinning was improved by depositing thin SiN'cap on HfSiON. Tolerable NBTI/PBTI lifetime has been obtained at 1.1V supply voltage. |
| キーワード(和) | |
| キーワード(英) | |
| 資料番号 | SDM2004-149,ICD2004-91 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2004/8/13(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 低消費電力対応65nmノードCMOSプロセス : LOP対応極浅接合技術、LSTP対応HfSiONトランジスタ技術(VLSI回路,デバイス技術(高速,低電圧,低電力)) |
| サブタイトル（和） | |
| タイトル（英） | 65nm-node CMOS Process for Low Power Devices : LOP Specific Ultra-Shallow Junction Technology, and LSTP Specific HfSiON Transistor Technology |
| サブタイトル（和） | |
| キーワード(1)（和/英） | |
| 第 1 著者 氏名（和/英） | 大塚 文雄 / Fumio OOTSUKA |
| 第 1 著者 所属（和/英） | 半導体先端テクノロジーズ(Selete)第一研究部 Research Dept. 1, Semiconductor Leading Edge Technologies, Inc.(Selete) |
| 第 2 著者 氏名（和/英） | 峰地 輝 / Akira MINEJI |
| 第 2 著者 所属（和/英） | 半導体先端テクノロジーズ(Selete)第一研究部 Research Dept. 1, Semiconductor Leading Edge Technologies, Inc.(Selete) |
| 第 3 著者 氏名（和/英） | 田村 泰之 / Yasuyuki TAMURA |
| 第 3 著者 所属（和/英） | 半導体先端テクノロジーズ(Selete)第一研究部 Research Dept. 1, Semiconductor Leading Edge Technologies, Inc.(Selete) |
| 第 4 著者 氏名（和/英） | 佐々木 隆興 / Takaoki SASAKI |
| 第 4 著者 所属（和/英） | 半導体先端テクノロジーズ(Selete)第一研究部 Research Dept. 1, Semiconductor Leading Edge Technologies, Inc.(Selete) |
| 第 5 著者 氏名（和/英） | 小崎 浩司 / Hiroji OZAKI |
| 第 5 著者 所属（和/英） | 半導体先端テクノロジーズ(Selete)第一研究部 Research Dept. 1, Semiconductor Leading Edge Technologies, Inc.(Selete) |
| 第 6 著者 氏名（和/英） | 安平 光雄 / Mitsuo YASUHIRA |
| 第 6 著者 所属（和/英） | 半導体先端テクノロジーズ(Selete)第一研究部 Research Dept. 1, Semiconductor Leading Edge Technologies, Inc.(Selete) |
| 第 7 著者 氏名（和/英） | 有門 経敏 / Tsunetoshi ARIKADO |
| 第 7 著者 所属（和/英） | 半導体先端テクノロジーズ(Selete)第一研究部 Research Dept. 1, Semiconductor Leading Edge Technologies, Inc.(Selete) |
| 発表年月日 | 2004/8/13 |
| 資料番号 | SDM2004-149,ICD2004-91 |
| 巻番号（vol） | vol.104 |
| 号番号（no） | 251 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |