| 講演名 | 2004/8/13 不純物偏析を利用した低障壁ショットキートランジスタ(VLSI回路,デバイス技術(高速,低電圧,低電力)) 木下 敦寛, 土屋 義則, 八木下 淳史, 内田 建, 古賀 淳二, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 高性能なショットキー・ソース/ドレインMOSFET(Schottky Barrier Transistor)を実現するため,不純物偏析(DS:Dopant Segregation)技術を適用することで,ショットキー障壁高さを下げるというアプローチを提案し,その効果を実験的に検証した.既存のCoSi_2プロセスによって障壁高さを変調した接合をソース/ドレインに持つショットキートランジスタを作製した結果,従来型MOSFETと同等の駆動電流を達成しつつ,より優れた短チャンネル効果耐性を示した.これらの結果から,DSショットキー接合は次世代MOSFETのソースノドレイン電極に有用であると考えられる. |
| 抄録(英) | A novel approach for achieving high-performance Schottky-source/drain MOSFETs (SBTs) is proposed. The dopant segregation (DS) technique is employed and significant modulation of Schottky barrier height is demonstrated. The DS-SBT fabricated with the current CoSi_2 process shows competitive drive current and better short-channel-effect immunity, compared to the conventional MOSFET. In conclusion, the DS-Schottky junction is useful for the source/drain of advanced MOSFETs. |
| キーワード(和) | MOSFET / ショットキー障壁 / 変調 / 不純物 / 偏析 |
| キーワード(英) | MOSFET / Schottky barrier / Modulation / Dopant / Segregation |
| 資料番号 | SDM2004-148,ICD2004-90 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2004/8/13(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 不純物偏析を利用した低障壁ショットキートランジスタ(VLSI回路,デバイス技術(高速,低電圧,低電力)) |
| サブタイトル（和） | |
| タイトル（英） | Novel Schottky-Source/Drain MOSFETs with Low Barrier Height using Dopant Segregation Technique |
| サブタイトル（和） | |
| キーワード(1)（和/英） | MOSFET / MOSFET |
| キーワード(2)（和/英） | ショットキー障壁 / Schottky barrier |
| キーワード(3)（和/英） | 変調 / Modulation |
| キーワード(4)（和/英） | 不純物 / Dopant |
| キーワード(5)（和/英） | 偏析 / Segregation |
| 第 1 著者 氏名（和/英） | 木下 敦寛 / Atsuhiro KINOSHITA |
| 第 1 著者 所属（和/英） | (株)東芝研究開発センターLSI基盤技術ラボラトリー Advanced LSI Technology Laboratory, Corporate R&D Center, Toshiba Corporation |
| 第 2 著者 氏名（和/英） | 土屋 義則 / Yoshinori TSUCHIYA |
| 第 2 著者 所属（和/英） | (株)東芝研究開発センターLSI基盤技術ラボラトリー Advanced LSI Technology Laboratory, Corporate R&D Center, Toshiba Corporation |
| 第 3 著者 氏名（和/英） | 八木下 淳史 / Atsushi YAGISHITA |
| 第 3 著者 所属（和/英） | (株)東芝セミコンダクター社プロセス技術推進センター Process and Manufacturing Engineering Center, Semiconductor Company, Toshiba Corporation |
| 第 4 著者 氏名（和/英） | 内田 建 / Ken UCHIDA |
| 第 4 著者 所属（和/英） | (株)東芝研究開発センターLSI基盤技術ラボラトリー Advanced LSI Technology Laboratory, Corporate R&D Center, Toshiba Corporation |
| 第 5 著者 氏名（和/英） | 古賀 淳二 / Junji KOGA |
| 第 5 著者 所属（和/英） | (株)東芝研究開発センターLSI基盤技術ラボラトリー Advanced LSI Technology Laboratory, Corporate R&D Center, Toshiba Corporation |
| 発表年月日 | 2004/8/13 |
| 資料番号 | SDM2004-148,ICD2004-90 |
| 巻番号（vol） | vol.104 |
| 号番号（no） | 251 |
| ページ範囲 | pp.- |
| ページ数 | 5 |
| 発行日 | |