| 講演名 | 2004/8/13 リーク電流と動作電力を低減できる電源スイッチ回路(VLSI回路,デバイス技術(高速,低電圧,低電力)) 山下 高廣, 藤本 徹哉, 石橋 孝一郎, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 微細プロセスにおいてゲートリークおよびサブスレッショルドリークが問題となっており、電源スイッチがこれらの低減に有効である。複雑なプロセスや面積オーバーヘッドを伴うデュアルVth、IOトランジスタを用いた方式が知られているが、本稿では、これらの方式と同程度のリーク電流をロジック用トランジスタを使って実現する手法を提案する。また、本提案のスイッチ回路により、動作時の電力も同時に削減できる。0.13μmテクノロジーにてチップを試作し、16bit乗算器の50MHz動作時に36.0%の電力を削減できることを示した。 |
| 抄録(英) | Switch transistor techniques for both low power operation and low standby power has been described. 16bit multipliers are used for an example. The power switch consists of small sized transistor and intermediate-sized controllable-gate transistor. The switch allows raised virtual ground (VGND) for ground bounce, which reduces operating power. Test chip was fabricated using 0.13um CMOS technology Measured results proved 36.0% power reduction of 16bit multiplier at 50MHz operation. |
| キーワード(和) | ゲートリーク / リーク電流 / 電源スイッチ / 低電力動作 |
| キーワード(英) | Gate leak / Leakage current / Switch transistor / low power consumption |
| 資料番号 | SDM2004-141,ICD2004-83 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2004/8/13(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | リーク電流と動作電力を低減できる電源スイッチ回路(VLSI回路,デバイス技術(高速,低電圧,低電力)) |
| サブタイトル（和） | |
| タイトル（英） | Switch transistor techniques for both low standby power and low power operation |
| サブタイトル（和） | |
| キーワード(1)（和/英） | ゲートリーク / Gate leak |
| キーワード(2)（和/英） | リーク電流 / Leakage current |
| キーワード(3)（和/英） | 電源スイッチ / Switch transistor |
| キーワード(4)（和/英） | 低電力動作 / low power consumption |
| 第 1 著者 氏名（和/英） | 山下 高廣 / Takahiro Yamashita |
| 第 1 著者 所属（和/英） | 株式会社半導体理工学研究センター設計技術開発部低電力技術開発室 Low power technology group, Design technology development dept., Semiconductor Technology Academic Research Center(STARC) |
| 第 2 著者 氏名（和/英） | 藤本 徹哉 / Tetsuya Fujimoto |
| 第 2 著者 所属（和/英） | 株式会社半導体理工学研究センター設計技術開発部低電力技術開発室:(現)シャープ株式会社 Low power technology group, Design technology development dept., Semiconductor Technology Academic Research Center(STARC):(Present address)Sharp Co., |
| 第 3 著者 氏名（和/英） | 石橋 孝一郎 / Koichiro Ishibashi |
| 第 3 著者 所属（和/英） | 株式会社半導体理工学研究センター設計技術開発部低電力技術開発室:(現)株式会社ルネサステクノロジ Low power technology group, Design technology development dept., Semiconductor Technology Academic Research Center(STARC):(Present address)Renesas Technology Co. |
| 発表年月日 | 2004/8/13 |
| 資料番号 | SDM2004-141,ICD2004-83 |
| 巻番号（vol） | vol.104 |
| 号番号（no） | 251 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |