講演名 | 1993/11/25 活性化領域に埋め込まれたフローティング・ゲートを有するセルの特性 : メモリー・セルの製法とその電気的特性 山岸 万千雄, 窪田 通孝, 島ノ江 宗治, 田中 陽, |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | 不揮発性メモリー・セル(以下、NVMと略)のフローティング・ゲート(以下、FGと略)形成にケミカル・メカニカルポリッシング(以下、CMPと略)技術を応用することによって、FGと素子分離領域とをセルフ・アラインに構成することができた。この手法を使うことにより、2つの効果を得ることができた。一つ目は、FGの延在部分が素子分離領域上に無くなったため、コントロール・ゲート(以下、CGと略)とFGとの間の電界集中が緩和されデータ保持特性の向上とともに書き込みディスターブが低減したこと、そしてこの延在部分が無くなったことによりメモリー・セル面積が縮小されたことである。 |
抄録(英) | We have fabricated a new nonvolatile memory(NVM)cell with selfaligned floating gate(FG)buried in the region between the field oxides by applying chemical mechanical polishing(CMP) technology to the FG formation. Presence of no FG on the field oxide enables the presented NVM cell to have two major improvements.The first improvement is in both data retention characteristics and write disturb characteristics or suppression of write disturb.This is because the structure has no corner of FG on the field oxide,which is substantially responsible for leakage current between FG and control gate(CG)due to concentration of electrical field.The second improvement is the reduction of the cell size due to having no FG on the field oxide. |
キーワード(和) | NVM / CMP / データ保持 / ディスターブ / 信頼性 / FG |
キーワード(英) | NVM / CMP / data retention / disturb / reliability / FG |
資料番号 | SDM93-133,ICD93-127 |
発行日 |
研究会情報 | |
研究会 | SDM |
---|---|
開催期間 | 1993/11/25(から1日開催) |
開催地(和) | |
開催地(英) | |
テーマ(和) | |
テーマ(英) | |
委員長氏名(和) | |
委員長氏名(英) | |
副委員長氏名(和) | |
副委員長氏名(英) | |
幹事氏名(和) | |
幹事氏名(英) | |
幹事補佐氏名(和) | |
幹事補佐氏名(英) |
講演論文情報詳細 | |
申込み研究会 | Silicon Device and Materials (SDM) |
---|---|
本文の言語 | JPN |
タイトル(和) | 活性化領域に埋め込まれたフローティング・ゲートを有するセルの特性 : メモリー・セルの製法とその電気的特性 |
サブタイトル(和) | |
タイトル(英) | Characteristics of NV Memory Cell with Floating Gate Buried in the Active Area by Chemical-Mechanical Polishing Technology |
サブタイトル(和) | |
キーワード(1)(和/英) | NVM / NVM |
キーワード(2)(和/英) | CMP / CMP |
キーワード(3)(和/英) | データ保持 / data retention |
キーワード(4)(和/英) | ディスターブ / disturb |
キーワード(5)(和/英) | 信頼性 / reliability |
キーワード(6)(和/英) | FG / FG |
第 1 著者 氏名(和/英) | 山岸 万千雄 / Machio Yamagishi |
第 1 著者 所属(和/英) | ソニー超LSI研究所 Sony,VLSI Laboratory |
第 2 著者 氏名(和/英) | 窪田 通孝 / Michitaka Kubota |
第 2 著者 所属(和/英) | ソニー超LSI研究所 Sony,VLSI Laboratory |
第 3 著者 氏名(和/英) | 島ノ江 宗治 / Muneharu Shimanoe |
第 3 著者 所属(和/英) | ソニー超LSI研究所 Sony,VLSI Laboratory |
第 4 著者 氏名(和/英) | 田中 陽 / Akira Tanaka |
第 4 著者 所属(和/英) | ソニーMOS開発センター Sony,MOS Development Center |
発表年月日 | 1993/11/25 |
資料番号 | SDM93-133,ICD93-127 |
巻番号(vol) | vol.93 |
号番号(no) | 348 |
ページ範囲 | pp.- |
ページ数 | 7 |
発行日 |