講演名 2001/3/8
貼り合わせSOI基板に作製したC帯(3.9~6.2GHz)SOIパワーMOSFET
松本 聡, 平岡 靖史, 酒井 達郎,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 0.4ミクロンルールタングステンポリサイドゲートプルセスを用いて貼り合わせ SOI基板上にRFパワーMOSFETを試作した。ゲート長0.4ミクロン、オフセット長0.4ミクロンの時の耐圧は10Vであった。また、電源電圧3.0V、周波数2GNzの時、電力付加効率66%、飽和出力24dBmであった。また、周波数5.8GHzの時、電力付加効率52%、飽和出力20.3dBmであった。0.5ミクロンルールで試作したSOI パワーMOSFETに比べ、高性能であった。これらの結果より、0.4ミクロンCMOS技術は、C帯に適用可能である。
抄録(英) Highly-efficient RF thin-film SOI power MOSFETs were fabricated by 0.4-gm CMOS/SOI process. Their breakdown voltage were more than 10V. When the drain supply voltage was 3.0V, its power-added efficiency and saturation output power were 66% and 24 dBm at 2 GHz and 52% and 20.3 dBm at 5GHz. These values were higher than the corresponding values for a thin-film SOI power MOSFET fabricated using 0.5-μm CMOS/SOI technology. These results indicate that the 0.4-μm thin-film SOI technology is applicable at c-band
キーワード(和) SOI / パワーMOSFET / RFパワーアンプ / 電力付加効率
キーワード(英) SOI / Power MOSFET / RF power amplifier / Power-added efficiency
資料番号 SDM2000-250
発行日

研究会情報
研究会 SDM
開催期間 2001/3/8(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Silicon Device and Materials (SDM)
本文の言語 JPN
タイトル(和) 貼り合わせSOI基板に作製したC帯(3.9~6.2GHz)SOIパワーMOSFET
サブタイトル(和)
タイトル(英) C-Band SOI Power MOSFETs Fabricated Using Bonded SOI Substrate
サブタイトル(和)
キーワード(1)(和/英) SOI / SOI
キーワード(2)(和/英) パワーMOSFET / Power MOSFET
キーワード(3)(和/英) RFパワーアンプ / RF power amplifier
キーワード(4)(和/英) 電力付加効率 / Power-added efficiency
第 1 著者 氏名(和/英) 松本 聡 / Satoshi Matsumoto
第 1 著者 所属(和/英) NTT通信エネルギー研究所
NTT Telecommunications Energy Laboratories
第 2 著者 氏名(和/英) 平岡 靖史 / Yasushi Hiraoka
第 2 著者 所属(和/英) NTT通信エネルギー研究所
NTT Telecommunications Energy Laboratories
第 3 著者 氏名(和/英) 酒井 達郎 / Tatsuo Sakai
第 3 著者 所属(和/英) NTT通信エネルギー研究所
NTT Telecommunications Energy Laboratories
発表年月日 2001/3/8
資料番号 SDM2000-250
巻番号(vol) vol.100
号番号(no) 668
ページ範囲 pp.-
ページ数 6
発行日