講演名 2002/9/23
準バリスティックMOSFETの電子散乱効果(<特集>プロセス・デバイス・回路シミュレーション及び一般)
和田 尚也, 名取 研二,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) sub-100nmレベルの極微細MOSFETは,試作方法,動作環境によりバリスティックな動作に近づく可能性がある.しかし,実在のMOSFETの常温の電流は,バリスティックMOSFETの与えるMOSFET構造の最大電流値の,約30~40%程度の値に留まっている.バリスティック/準バリスティックMOSFETに対して,モンテカルロ手法に基づくキャリヤ輸送のシミュレーションをおこない,最低サブバンドのみを用いた有効単-サブバンド近似とマルチサブバンド構造を考慮したモデルとの比較,バリスティックな場合とフォノン散乱を考慮した場合の比較など,各種モデルの比較検討を行なった.
抄録(英) A sub-100 nm level ultrasmall MOSFET, if properly fabricated and operated, may possibly realize ballistic/quasi-ballistic transport. However, actual MOSFETs so far reported, are at the current level of 30-40% of the ballistic limit. We have developed a novel simulation technique of carrier transport in ultrasmall MOSFETs, and report the result here. They include comparison of various cases: the effective one-subband model and the multi-subband case, and ballistic case versus the phonon scattering effect, etc.
キーワード(和) バリスティックMOSFET / サブバンド / キャリヤ散乱 / モンテカルロ法
キーワード(英) Ballistic MOSFET / subband / carrier scattering / monte carlo method
資料番号 VLD2002-68
発行日

研究会情報
研究会 VLD
開催期間 2002/9/23(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 VLSI Design Technologies (VLD)
本文の言語 JPN
タイトル(和) 準バリスティックMOSFETの電子散乱効果(<特集>プロセス・デバイス・回路シミュレーション及び一般)
サブタイトル(和)
タイトル(英) Carrier scattering effect in a quasi-Ballistic MOSFET
サブタイトル(和)
キーワード(1)(和/英) バリスティックMOSFET / Ballistic MOSFET
キーワード(2)(和/英) サブバンド / subband
キーワード(3)(和/英) キャリヤ散乱 / carrier scattering
キーワード(4)(和/英) モンテカルロ法 / monte carlo method
第 1 著者 氏名(和/英) 和田 尚也 / Naoya WADA
第 1 著者 所属(和/英) 筑波大学物理工学系
Inst. of. Appl. Phys.,Univ.of. Tsukuba
第 2 著者 氏名(和/英) 名取 研二 / Kenji NATORI
第 2 著者 所属(和/英) 筑波大学物理工学系
Inst. of. Appl. Phys.,Univ. of. Tsukuba
発表年月日 2002/9/23
資料番号 VLD2002-68
巻番号(vol) vol.102
号番号(no) 344
ページ範囲 pp.-
ページ数 6
発行日