| 講演名 | 2002/5/16 回路遅延を考慮した最小カット法に基づく回路分割アルゴリズム 稲木 雅人, 畔上 謙吾, 高橋 篤司, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 回路の分割実装に伴って生じる部分回路間配線遅延による回路動作速度の低下を抑えた回路分割手法を提案する.各ネットに対して,遅延増加に対する余裕度を計算し,余裕度の小さなネットを避けて分割することにより回路遅延の増大を防ぐ.本手法は回路をフローグラフに変換し最小カットで回路を分割する手法に基づいており,余裕度の小さなネットを,大きなフローを流す構造に変換することによって最小カット上から取り除く.また,ネットに接続する入出力ゲート間の遅延余裕度をより柔軟にゲート間のフロー容量に反映させる方法についても検討する. |
| 抄録(英) | We propose a network-flow based delay-aware circuit partitioning algorithm which takes into account the propagation delays introduced by partitioning operation. The idea is in first calculating the timing slacks of the nets and then refrain from cutting the slack-tight nets. It is done by taking into account the timing slack to determine the flow network edge capacity, i.e., the tighter the slack is, the larger the capacity of the flow network edge will be. We also describe a way to flexibly define the capacities of the flow network edges by the timing slacks between the input of a net and the outputs of the net. |
| キーワード(和) | 回路分割 / 遅延 / ネットワークフロー / 最小カット |
| キーワード(英) | circuit partitioning / delay / network-flow / mincut |
| 資料番号 | VLD2002-7 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2002/5/16(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 回路遅延を考慮した最小カット法に基づく回路分割アルゴリズム |
| サブタイトル（和） | |
| タイトル（英） | Network-Flow Based Delay-Aware Circuit Partitioning Algorithm |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 回路分割 / circuit partitioning |
| キーワード(2)（和/英） | 遅延 / delay |
| キーワード(3)（和/英） | ネットワークフロー / network-flow |
| キーワード(4)（和/英） | 最小カット / mincut |
| 第 1 著者 氏名（和/英） | 稲木 雅人 / Masato INAGI |
| 第 1 著者 所属（和/英） | 東京工業大学 理工学研究科 集積システム専攻 Communications and Integrated Systems, Tokyo Institute of Technology |
| 第 2 著者 氏名（和/英） | 畔上 謙吾 / Kengo R AZEGAMI |
| 第 2 著者 所属（和/英） | 富士通研究所 システムLSI開発研究所 System LSI Development Laboratory of Fujitsu Laboratories LTD. |
| 第 3 著者 氏名（和/英） | 高橋 篤司 / Atsushi TAKAHASHI |
| 第 3 著者 所属（和/英） | 東京工業大学 理工学研究科 集積システム専攻 Communications and Integrated Systems, Tokyo Institute of Technology |
| 発表年月日 | 2002/5/16 |
| 資料番号 | VLD2002-7 |
| 巻番号（vol） | vol.102 |
| 号番号（no） | 72 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |