講演名 2002/5/16
トランスダクション法を用いた非同期制御回路最適化
齋藤 寛, 中村 宏, 藤田 昌宏, 南谷 崇,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 微細化による配線遅延の影響の為に、単一クロックを用いて回路全体を制御することは困難になりつつある。非同期回路はグローバルクロックを用いずに回路を制御するため、このような問題の解決法の一つになると考えられる。またクロックがないことより、低消費電力、低電磁波といった利点が挙げられる。その一方、unboundedゲート遅延モデルである非同期speed independent(SI)回路は、ハザードフリーといった要求のため、回路規模が同期のものと比べて大きくなる傾向がある。従って本報告では、非同期SI回路の面積最適化の為、従来の組み合わせ回路最適化で用いられるトランスダクション法を拡張し、JAVAを用いて実装を行なった。
抄録(英) Due to wire delays caused by shrinking down of circuit components, the control of a circuit using a global clock has become more difficult. Since asynchronous circuits do not require such a global clock, they will be the good candidate to solve this problem. In addition, due to the lack of the global clock, asynchronous circuits offer a number of potential advantages such as low power consumption and electro-magnetic compatibility. On the other hand, because of the requirement of hazard-freeness, asynchronous speed independent (SI) circuit, which is an unbounded gate model, sometimes suffers from high area penalty more than synchronous one. Therefore, in order to reduce area overhead, transduction method, a well used optimization method in multi-level logic, is extended for hazard-free asynchronous SI circuits. In addition, we implemented it using JAVA.
キーワード(和) 非同期SI回路 / 許容関数 / トランスダクション法 / ハザード
キーワード(英) Asynchronous SI circuits / Permissible Functions / Transduction Method / Hazards
資料番号 VLD2002-3
発行日

研究会情報
研究会 VLD
開催期間 2002/5/16(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 VLSI Design Technologies (VLD)
本文の言語 ENG
タイトル(和) トランスダクション法を用いた非同期制御回路最適化
サブタイトル(和)
タイトル(英) Logic Optimization for Asynchronous SI Controllers using Transduction Method
サブタイトル(和)
キーワード(1)(和/英) 非同期SI回路 / Asynchronous SI circuits
キーワード(2)(和/英) 許容関数 / Permissible Functions
キーワード(3)(和/英) トランスダクション法 / Transduction Method
キーワード(4)(和/英) ハザード / Hazards
第 1 著者 氏名(和/英) 齋藤 寛 / Hiroshi SAITO
第 1 著者 所属(和/英) 東京大学先端科学技術研究センター
Faculty of Research Center for Advanced Science and Technology, University of Tokyo
第 2 著者 氏名(和/英) 中村 宏 / Hiroshi NAKAMURA
第 2 著者 所属(和/英) 東京大学先端科学技術研究センター
Faculty of Research Center for Advanced Science and Technology, University of Tokyo
第 3 著者 氏名(和/英) 藤田 昌宏 / Masahiro FUJITA
第 3 著者 所属(和/英) 東京大学工学部電子工学専攻
Faculty of Electronics Enginnering, University of Tokyo
第 4 著者 氏名(和/英) 南谷 崇 / Takashi NANYA
第 4 著者 所属(和/英) 東京大学先端科学技術研究センター
Faculty of Research Center for Advanced Science and Technology, University of Tokyo
発表年月日 2002/5/16
資料番号 VLD2002-3
巻番号(vol) vol.102
号番号(no) 72
ページ範囲 pp.-
ページ数 6
発行日