| 講演名 | 2001/11/23 命令セットプロセッサ生成における内部割り込み制御回路の自動生成方法 前田 友英, 佐藤 淳, 武内 良典, 今井 正治, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 本稿では, 特定用途向き命令セットプロセッサ生成における内部割込み制御回路の自動生成法を提案する.まず, 内部割込み制御回路生成を考えるために, 内部割込みとその制御方式の分類を行う.次に, 分類した内部割込み制御方式に基づき, 生成対象とするプロセッサのモデル化を行う.以上の考察に基づき, 命令セットプロセッサ生成手法を拡張する.評価実験として, MlPS R3000準拠のプロセッサを2種類設計し, 提案手法の有効性を評価した.実験結果より, 内部割込み制御機構を持たないプロセッサ構成と比較して, 面積の増加, および動作周波数の低下が4%以内に抑えられ, 本提案手法が有効であることを確認した. |
| 抄録(英) | In this paper, interrupt controller generation method for application specific instruction-set processor (ASIP) is proposed. First, interrupts and their handling mechanisms are classified into several categories. Next, a target processor model which support interrupts is generalized. Using the processor model, a generation method previously proposed is extended to support the generation of processors with interrupts. In order to evaluate the effectiveness of the proposed method, two kinds of MIPS R3000 compatible processors were designed, where one is a processor without any interrupt, and the other is with interrupts. Logic synthesis results show that the overhead in design quality of the processor with interrupts was about 4% compared with that of the other. |
| キーワード(和) | ASIP / プロセッサ記述生成 / 割込み処理 |
| キーワード(英) | ASIP / Processor Description Generation / Interrupt Handling |
| 資料番号 | VLD2001-118,lCD2001-163,FTS2001-65 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2001/11/23(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 命令セットプロセッサ生成における内部割り込み制御回路の自動生成方法 |
| サブタイトル（和） | |
| タイトル（英） | A Generation Method for an Interrupt Controller in Application Specific Instruction-set Processor Design |
| サブタイトル（和） | |
| キーワード(1)（和/英） | ASIP / ASIP |
| キーワード(2)（和/英） | プロセッサ記述生成 / Processor Description Generation |
| キーワード(3)（和/英） | 割込み処理 / Interrupt Handling |
| 第 1 著者 氏名（和/英） | 前田 友英 / Tomohide Maeda |
| 第 1 著者 所属（和/英） | 大阪大学大学院基礎工学研究科情報数理系専攻 Department of Informatics and Mathematical Science, Graduate School of Engineering Science, Osaka University |
| 第 2 著者 氏名（和/英） | 佐藤 淳 / Jun Sato |
| 第 2 著者 所属（和/英） | 鶴岡工業高等専門学校電気工学科 Department of Electrical Engineering, Tsuruoka National College of Technology |
| 第 3 著者 氏名（和/英） | 武内 良典 / Yoshinori Takeuchi |
| 第 3 著者 所属（和/英） | 大阪大学大学院基礎工学研究科情報数理系専攻 Department of Informatics and Mathematical Science, Graduate School of Engineering Science, Osaka University |
| 第 4 著者 氏名（和/英） | 今井 正治 / Masaharu Imai |
| 第 4 著者 所属（和/英） | 大阪大学大学院基礎工学研究科情報数理系専攻 Department of Informatics and Mathematical Science, Graduate School of Engineering Science, Osaka University |
| 発表年月日 | 2001/11/23 |
| 資料番号 | VLD2001-118,lCD2001-163,FTS2001-65 |
| 巻番号（vol） | vol.101 |
| 号番号（no） | 468 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |