講演名 2001/11/23
Si ULSIにおける伝送線路を用いたGHzクロック分配と駆動回路の設計
対馬 朋人, 横山 佳巧, / 益 一哉,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 本論文ではSi LSI内部のクロック分配に特性インピーダンスZ_0を持つ伝送線路を用いた場合の駆動回路構成法とその動作解析を議論する。始めに分布定数で考えるべき配線を明らかにし、クロック分配回路に用いるソースフォロア付きCMOS差動駆動回路の動作と利点を説明する。次にSPICEシミュレーションを通してH-tree型GHzクロック分配回路全体の消費電力の低減について述べ、消費電力Pと遅延時間τの積パラメータを導入することで回路動作の評価を行う。
抄録(英) This paper presents the circuit configuration and analysis of GHz clock distribution using the transmission line, First, we report the operation of the differential CMOS driver circuit with source follower and the decrease of power dissipation for H-tree GHz clock distribution with the source follower using SPICE simulation. Next, power -time product are introduced to evaluating the circuit operation.
キーワード(和) クロック分配 / 伝送線路 / 分布定数回路
キーワード(英) Clock distribution / Transmission line / distributed constant circuit
資料番号 VLD2001-116,ICD2001-161,FTS2001-63
発行日

研究会情報
研究会 VLD
開催期間 2001/11/23(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 VLSI Design Technologies (VLD)
本文の言語 JPN
タイトル(和) Si ULSIにおける伝送線路を用いたGHzクロック分配と駆動回路の設計
サブタイトル(和)
タイトル(英) Design of driver circuit for GHz clock distribution using transmission line interconnect in Si ULSI
サブタイトル(和)
キーワード(1)(和/英) クロック分配 / Clock distribution
キーワード(2)(和/英) 伝送線路 / Transmission line
キーワード(3)(和/英) 分布定数回路 / distributed constant circuit
第 1 著者 氏名(和/英) 対馬 朋人 / Tomohito TSUSHIMA
第 1 著者 所属(和/英) 東京工業大学精密工学研究所
Precision and Intelligence Laboratory, Tokyo Institute of Technology
第 2 著者 氏名(和/英) 横山 佳巧 / Yoshisato YOKOYAMA
第 2 著者 所属(和/英) 東京工業大学精密工学研究所
Precision and Intelligence Laboratory, Tokyo Institute of Technology
第 3 著者 氏名(和/英) / 益 一哉 / Hou Wan Felix CHAN
第 3 著者 所属(和/英) 東京工業大学精密工学研究所
Precision and Intelligence Laboratory, Tokyo Institute of Technology
発表年月日 2001/11/23
資料番号 VLD2001-116,ICD2001-161,FTS2001-63
巻番号(vol) vol.101
号番号(no) 468
ページ範囲 pp.-
ページ数 5
発行日