| 講演名 | 2001/11/23 トランジスタ製造ばらつきにおけるチップ内特性変動を考慮した統計遅延解析手法 岡田 健一, 藤田 智弘, 小野寺 秀俊, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 本稿では, チップ内ばらつきを考慮した統計遅延解析手法について述べる.近年、トランジスタ特性におけるチップ内でのばらつきが、回路特性に大きな影響を与えることが指摘されている.歩留りを確保するためには, 製造ばらつきを考慮して, 必要十分な余裕度を持たせた設計をする必要がある.提案手法では, 実測したトランジスタ特性のばらつきに基づき, 現実的な最悪遅延を解析する.チップ内ばらつきモデルパラメータの抽出法について述べる.静的遅延解析(STA)のための, 参照テーブルを用いた応答曲面モデル(RSM)の作成手法を説明する.作成した応答曲面を用いて静的遅延解析によるモンテカルロシミュレーション行う方法を説明する. |
| 抄録(英) | This paper discusses the methodology of statistical timing analysis with intra-chip valiability. It is reported that the intra-chip valiability influences the circuit performance strongly, so we must design a circuit with a margin of performance. Our method estimates the realistic worst-case delay based on measured current valiability. We explain a modeling and extracting methodology of the valiability. We show a making method of a response surface model (RSM) with look-up tables for a static timing analysis (STA). We perform Monte Carlo simulation by static timing analyses using the RSM. |
| キーワード(和) | 製造ばらつき / チップ内ばらつき / 統計遅延解析 / 遅延解析 |
| キーワード(英) | manufacturing fluctuation / intra-chip variability / statistical timing analysis / STA / SSTA |
| 資料番号 | VLD2001-113,ICD2001-158,FTS2001-60 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2001/11/23(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | トランジスタ製造ばらつきにおけるチップ内特性変動を考慮した統計遅延解析手法 |
| サブタイトル（和） | |
| タイトル（英） | A Statistical Timing Analysis with Intra-Chip Manufacturing Valiability |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 製造ばらつき / manufacturing fluctuation |
| キーワード(2)（和/英） | チップ内ばらつき / intra-chip variability |
| キーワード(3)（和/英） | 統計遅延解析 / statistical timing analysis |
| キーワード(4)（和/英） | 遅延解析 / STA |
| 第 1 著者 氏名（和/英） | 岡田 健一 / Kenichi OKADA |
| 第 1 著者 所属（和/英） | 京都大学大学院情報学研究科通信情報システム専攻 Department of Communications and Computer Engineering, Kyoto University |
| 第 2 著者 氏名（和/英） | 藤田 智弘 / Tomohiro FUJITA |
| 第 2 著者 所属（和/英） | 立命館大学理工学部電気電子工学科 Department of Electrical and Electronic Engineering Ritsumeikan University |
| 第 3 著者 氏名（和/英） | 小野寺 秀俊 / Hidetoshi ONODERA |
| 第 3 著者 所属（和/英） | 京都大学大学院情報学研究科通信情報システム専攻 Department of Communications and Computer Engineering, Kyoto University |
| 発表年月日 | 2001/11/23 |
| 資料番号 | VLD2001-113,ICD2001-158,FTS2001-60 |
| 巻番号（vol） | vol.101 |
| 号番号（no） | 468 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |