| 講演名 | 2001/11/22 ソフトウェア開発環境を備えた研究用プロセッサIP 三谷 陽介, 内田 裕志, 弘中 哲夫, / 小出 哲士, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | Soc(System on Chip)設計における設計期間の短縮化および効率化のために必要不可欠となっているプロセッサIP(Intellectual Property:設計資産)の開発を行った.我々の研究用プロセッサIPは次のような特長を持つ.(1)既存のソフトウェア開発環境が利用可能な命令セットを使用した.(2)プロセッサの回路面積を可能な限り小さくするため, アーキテクチャ的な工夫をした(ノンパイプライン化, 内部メモリをシングルポートで設計など).(3)ソフトマクロおよびハードマクロを提供する予定であるので, 目的に応じて自由にIPの改造が可能である.また, 本1Pをいくつかのテクノロジでレイアウトを行った結果得られたハードウェアの規模や動作周波数, ゲート規模を示した.その結果, 本IPは研究用途として十分に利用可能な面積であることがわかった. |
| 抄録(英) | We developed processor IP which is indispensable for the purpose of shortening period and increasing efficiency in SoC design. Our processor IP for research has the following features. (1) Adopted instruction set which can be used by theexisting software dovelpment evvironment. (2) Architectural design suited for the minimum cireuit area (non-pipelining and internal memory was designed for a single port) (3) According to the purpose reconstruction of IP is freely possible. Moreover, our IP was arranged by some technology. The scale of hardware, clock frequency and a scale of gate are shown as a result. Consequently, we have found that the area of our IP enough to small to be used for a research. |
| キーワード(和) | IP / SuperH / システムオンチップ / ソフトマクロ / ハードマクロ |
| キーワード(英) | IP / SuperH / System on Chip / Softmacro / Hardmacro |
| 資料番号 | VLD2001-109,ICD2001-154,FTS2001-56 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2001/11/22(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | ソフトウェア開発環境を備えた研究用プロセッサIP |
| サブタイトル（和） | |
| タイトル（英） | The Processor IP for Research with Software Development Environment |
| サブタイトル（和） | |
| キーワード(1)（和/英） | IP / IP |
| キーワード(2)（和/英） | SuperH / SuperH |
| キーワード(3)（和/英） | システムオンチップ / System on Chip |
| キーワード(4)（和/英） | ソフトマクロ / Softmacro |
| キーワード(5)（和/英） | ハードマクロ / Hardmacro |
| 第 1 著者 氏名（和/英） | 三谷 陽介 / Yosuke MITANl |
| 第 1 著者 所属（和/英） | 広島市立大学大学院情報科学研究科情報工学専攻 Graduate School of Information Sciences, Hiroshima City University |
| 第 2 著者 氏名（和/英） | 内田 裕志 / Hiroshi UCHIDA |
| 第 2 著者 所属（和/英） | 広島大学ナノデバイス・システム研究センター Research Center for Nanodevices and Systems, Hroshima University |
| 第 3 著者 氏名（和/英） | 弘中 哲夫 / Tetsuo HIRONAKA |
| 第 3 著者 所属（和/英） | 広島市立大学大学院情報科学研究科情報工学専攻 Graduate School of Information Sciences, Hiroshima City University |
| 第 4 著者 氏名（和/英） | / 小出 哲士 / Mattausch HANS JUERGEN |
| 第 4 著者 所属（和/英） | / 広島大学ナノデバイス・システム研究センター Research Center for Nanodevices and Systems, Hroshima University |
| 発表年月日 | 2001/11/22 |
| 資料番号 | VLD2001-109,ICD2001-154,FTS2001-56 |
| 巻番号（vol） | vol.101 |
| 号番号（no） | 467 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |