| 講演名 | 2001/11/22 拡張データフローグラフを用いたRTレベルデータパスの階層テスト容易化設計法 永井 慎太郎, 大竹 哲史, 藤原 秀雄, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 本論文では, コントローラの機能を考慮したレジスタ転送(RT)レベルデータパスの階層テスト容易化設計法を提案する.データパスの階層テスト生成法では, 各回路要素に対してテスト生成およびテストプラン生成を行う.テストプランとは, 外部入力から回路要素の入力ヘテストベクトルを正当化し, その応答を外部出力へ伝搬するための制御ベクトルの時系列をいう.提案手法では, 拡張データフローグラフを用いてコントローラから制御ベクトル系列を抽出し, これを用いてテストプランを構成する.これにより, データパスヘテストプランを供給するための付加回路の面積を小さくできる.提案手法はさらに, 実動作速度でのテスト実行(at-speed testing)が可能で, データパスに対して完全故障検出効率を保証できる. |
| 抄録(英) | This paper proposes a non-scan DFT method for hierarchical testability of a register transfer level data path using control vector sequences generated by an original controller. In hierarchical test generation, a test plan for each module in the data path is generated. The test plan consists of a control vector sequence that can justify any value to the inputs of the module under test from some primary inputs and can propagate its output value to a primary output. In order to generate a control vector sequence for a test plan from the original controller, we extract an extended test control data flow graph from the data path and the controller. In our proposed method, the area overhead for a hierarchically testable data path is smaller than our previous work since the area overhead for the test controller to supply such test plans to the data path is small. Furthermore, our proposed method can achieve 100% fault efficiency and at-speed testing. |
| キーワード(和) | 階層テスト / テスト容易化設計 / レジスタ転送レベル / 拡張データフローグラフ / 完全故障検出効率 |
| キーワード(英) | hierarchical testability / register transfer level / extended test control data flow graphs / 100% fault efficiency |
| 資料番号 | VLD2001-106,ICD2001-151,FTS2001-53 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2001/11/22(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | ENG |
| タイトル（和） | 拡張データフローグラフを用いたRTレベルデータパスの階層テスト容易化設計法 |
| サブタイトル（和） | |
| タイトル（英） | A method of design for hierarchical testability for RTL data paths using extended data flow graphs |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 階層テスト / hierarchical testability |
| キーワード(2)（和/英） | テスト容易化設計 / register transfer level |
| キーワード(3)（和/英） | レジスタ転送レベル / extended test control data flow graphs |
| キーワード(4)（和/英） | 拡張データフローグラフ / 100% fault efficiency |
| キーワード(5)（和/英） | 完全故障検出効率 |
| 第 1 著者 氏名（和/英） | 永井 慎太郎 / Shintaro Nagai |
| 第 1 著者 所属（和/英） | 奈良先端科学技術大学院大学情報科学研究科 Graduate School of Information Science Nara Institute of Science and Technology |
| 第 2 著者 氏名（和/英） | 大竹 哲史 / Satoshi Ohtake |
| 第 2 著者 所属（和/英） | 奈良先端科学技術大学院大学情報科学研究科 Graduate School of Information Science Nara Institute of Science and Technology |
| 第 3 著者 氏名（和/英） | 藤原 秀雄 / Hideo Fujiwara |
| 第 3 著者 所属（和/英） | 奈良先端科学技術大学院大学情報科学研究科 Graduate School of Information Science Nara Institute of Science and Technology |
| 発表年月日 | 2001/11/22 |
| 資料番号 | VLD2001-106,ICD2001-151,FTS2001-53 |
| 巻番号（vol） | vol.101 |
| 号番号（no） | 467 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |