| 講演名 | 2001/11/22 平方根の逆数計算回路の設計と評価 松岡 大輔, 高木 直史, 高木 一義, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 以前提案した減算シフト型のハードウェアアルゴリズムに基づく平方根の逆数計算回路を設計し評価する。入出力はIEEE754標準の浮動小数点基本フォーマットとし、IEEE754標準の丸めを実現する回路と誤差を1ulp(unit in the last place)以内とする回路について検討した。それぞれについて、基数2の回路、基数4の回路、基数2の回路を二段重ねて処理をオーバーラップさせた回路を設計した。いずれの基数でも、IEEE754標準の丸めを実現する回路は誤差を1ulp以内とする回路の約1.7倍の面積になった。基数4の回路と基数2の二段重ねの回路の遅延は同程度で、基数4の回路の方が面積は小さくなった。 |
| 抄録(英) | Designs and evalaution of reciprocal square root computing circuits based on our previously proposed digit-recurrence algorithm are presented. The input and output of each circuit are in the IEEE-754 floating point basic format. Two different implementation approachs are presented. One following the IEEE-754 rounding and the other allowing an error within 1 ulp (unit in the last place). The designs of radix-2, radix-4, and overlapped radix-2 (radix-4) circuits are presented. For any radix, the area of the circuit that follows the IEEE-754 rounding is about 1.7 times as large as that of the circuit that allows an error within 1 ulp. As a result, we show that the delay of radix-4 circuits is similar to that of the overlapped radix-2 (radix-4) circuits, and that the area of the former become smaller than that of the latter. |
| キーワード(和) | 平方根の逆数 / ハードウェアアルゴリズム / 減算シフト型アルゴリズム / VLSI |
| キーワード(英) | reciprocal square root / hardware algorithm / digit-recurrence algorithm / VLSI |
| 資料番号 | VLD2001-90,ICD2001-135,FTS2001-37 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2001/11/22(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 平方根の逆数計算回路の設計と評価 |
| サブタイトル（和） | |
| タイトル（英） | Design and Evaluation of Circuits for Computing Reciprocal Square Root |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 平方根の逆数 / reciprocal square root |
| キーワード(2)（和/英） | ハードウェアアルゴリズム / hardware algorithm |
| キーワード(3)（和/英） | 減算シフト型アルゴリズム / digit-recurrence algorithm |
| キーワード(4)（和/英） | VLSI / VLSI |
| 第 1 著者 氏名（和/英） | 松岡 大輔 / Daisuke MATSUOKA |
| 第 1 著者 所属（和/英） | 名古屋大学大学院工学研究科計算理工学専攻 Department of Computational Science and Engineering, Nagoya University |
| 第 2 著者 氏名（和/英） | 高木 直史 / Naofumi TAKAGl |
| 第 2 著者 所属（和/英） | 名古屋大学大学院工学研究科情報工学専攻 Department of Information Engineering, Nagoya Univcrsity |
| 第 3 著者 氏名（和/英） | 高木 一義 / Kazuyoshi TAKAGl |
| 第 3 著者 所属（和/英） | 名古屋大学大学院工学研究科情報工学専攻 Department of Information Engineering, Nagoya Univcrsity |
| 発表年月日 | 2001/11/22 |
| 資料番号 | VLD2001-90,ICD2001-135,FTS2001-37 |
| 巻番号（vol） | vol.101 |
| 号番号（no） | 467 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |