| 講演名 | 2001/9/20 サブストレートカップリングウのシミュレーション方法の検討 木村 智寿, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | レイアウトデータからサブストレート抵抗網モデルを抽出し、回路シミュレータを用いてサブストレートカップリングの解析を実行する簡便な方法を確立した。テストチップを作成し、レイアウトパターンの違いのサブストレートカップリングへの影響を実験的に調べた。テストチップの測定結果とシミュレーション結果とを比較し、このシミュレーション方法の有効性を確認した。 |
| 抄録(英) | A simple simulation technique for analyzing substrate coupling effect is proposed. In this method, a substrate network model is extracted from the layout data. Test chips were fabricated and measured for demonstrating the effectiveness of the proposed technique. Simulated results were compared with the measured results. This comparison shows the validity of the simulation method. |
| キーワード(和) | サブストレートカップリング / 回路シミュレーション / アイソレーション / レイアウトCAD / モデリング / 素子抽出 |
| キーワード(英) | Substrate Coupling / Circuit Simulation / Isolation / Layout CAD / Modeling / Extraction |
| 資料番号 | VLD2001-69,SDM2001-143 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2001/9/20(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | サブストレートカップリングウのシミュレーション方法の検討 |
| サブタイトル（和） | |
| タイトル（英） | A Simple simulation Technique for Analyzing of Substrate Coupling |
| サブタイトル（和） | |
| キーワード(1)（和/英） | サブストレートカップリング / Substrate Coupling |
| キーワード(2)（和/英） | 回路シミュレーション / Circuit Simulation |
| キーワード(3)（和/英） | アイソレーション / Isolation |
| キーワード(4)（和/英） | レイアウトCAD / Layout CAD |
| キーワード(5)（和/英） | モデリング / Modeling |
| キーワード(6)（和/英） | 素子抽出 / Extraction |
| 第 1 著者 氏名（和/英） | 木村 智寿 / Tomohisa KIMURA |
| 第 1 著者 所属（和/英） | 東芝 研究開発センター モバイル通信ラボラトリー Toshiba R&D Center |
| 発表年月日 | 2001/9/20 |
| 資料番号 | VLD2001-69,SDM2001-143 |
| 巻番号（vol） | vol.101 |
| 号番号（no） | 318 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |