| 講演名 | 2001/6/22 ハードウェア実現のための進化論的ディジタルフィルタの並列構成の提案とそのFPGA上での実現 対馬 尚之, 福崎 真理, 阿部 正英, 川又 政征, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 本稿では,進化論的ディジタルフィルタ(evolutionary digital filter : EDF) のハードウェア実現を目的として,内部モジュールの並列構成を提案し,その主要モジュールをFPGA上に実装する.提案法では,2乗平均誤差の収束特性に劣化が生じない範囲で,生殖アルゴリズムをハードウェアに適したものに変更する.さらに,ハードウェアをEDFにおけるフィルタリングと係数更新の2モジュールで構成する.本稿でターゲットデバイスとした112万ゲートのFPGA上に,主要モジュールであるフィルタリング・適応度計算(FFC)モジュールと生殖・淘汰(RS)モジュール内の無性生殖(ARS)モジュールを16bitで実装した.その結果,FFCは14.4MHzの速度で内部モジュールを4個実装可能,ARSは48.4MHzの速度で無性生殖を行う親と同数である32個実装可能であった. |
| 抄録(英) | This paper proposes a design of a parallel structure of Evolutionary Digital Filters (EDFs) for hardware implementation, and implements the main EDF modules on the FPGA. In the proposed method, a reproduction algorithm is changed to a simplified algorithm for the hardware implementation. The hardware EDF consists of the filtering (Filtering and Fitness Calculation : FFC) module and the coefficient update (Reproduction and Selection : RS) module. FPGA implementation results show that the FFC module can implement 4 parallel inner modules and run at 14.4MHz, and the ARS (asexual reproduction and selection) module can implement 32 parallel modules and run at 48.4MHz with 16bits on the 1.12M gates FPGA. |
| キーワード(和) | 適応ディジタルフィルタ / IIRフィルタ / システム同定 / FPGA |
| キーワード(英) | adaptive digital filter / IIR filter / system identification / FPGA |
| 資料番号 | CAS2001-43,VLD2001-60,DSP2001-62 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2001/6/22(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | ハードウェア実現のための進化論的ディジタルフィルタの並列構成の提案とそのFPGA上での実現 |
| サブタイトル（和） | |
| タイトル（英） | Design and FPGA Implementation of a Parallel Structure of Evolutionary Digital Filters for Hardware Implementation |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 適応ディジタルフィルタ / adaptive digital filter |
| キーワード(2)（和/英） | IIRフィルタ / IIR filter |
| キーワード(3)（和/英） | システム同定 / system identification |
| キーワード(4)（和/英） | FPGA / FPGA |
| 第 1 著者 氏名（和/英） | 対馬 尚之 / Naoyuki TSUSHIMA |
| 第 1 著者 所属（和/英） | 東北大学大学院工学研究科電子工学 Department of Electronic Engineering, Graduate School of Engineering, Tohoku University |
| 第 2 著者 氏名（和/英） | 福崎 真理 / Mari FUKUZAKI |
| 第 2 著者 所属（和/英） | 東北大学大学院工学研究科電子工学 Department of Electronic Engineering, Graduate School of Engineering, Tohoku University |
| 第 3 著者 氏名（和/英） | 阿部 正英 / Masahide ABE |
| 第 3 著者 所属（和/英） | 東北大学大学院工学研究科電子工学 Department of Electronic Engineering, Graduate School of Engineering, Tohoku University |
| 第 4 著者 氏名（和/英） | 川又 政征 / Masayuki KAWAMATA |
| 第 4 著者 所属（和/英） | 東北大学大学院工学研究科電子工学 Department of Electronic Engineering, Graduate School of Engineering, Tohoku University |
| 発表年月日 | 2001/6/22 |
| 資料番号 | CAS2001-43,VLD2001-60,DSP2001-62 |
| 巻番号（vol） | vol.101 |
| 号番号（no） | 144 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |