| 講演名 | 2001/6/22 条件分岐を考慮したパイプラインスケジューリング手法 池永 誠, 原嶋 勝美, 久津輪 敏郎, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 従来のパイプラインスケジューリング手法は、条件分岐を含むデータフローグラフに対して、分岐の排他性を考慮していなかった。そのため、個々の分岐は固有のハードウェアを使用することになり、ハードウェアの利用効率が悪かった。そこで本稿では、分岐の排他性を考慮し、ハードウェアの共有化が可能となるパイプラインスケジューリング手法を提案する。LSIチップ内の最も遅い部分回路の動作速度に基づく制約下で、ハードウェア量の最小化を図る。提案手法では、スケジューリングは分岐先の各処理に対し独立して行うのではなく、分岐演算も含む処理システム全体を対象とする。具体的には、初めに分岐の排他性を利用し、異なる処理間の、同一コントロールステップに存在する演算数を極力同数に近づけることにより演算器の共有度を上げる。次に各コントロールステップの割当演算数と最大数との差を最小化する。実験結果より、提案手法の有効性が確認できた。 |
| 抄録(英) | For data flow graphs with conditional branches most of conventional pipelined scheduling mothods have not been able to obtain optimal schedulea in regard to hardware arca, because they have assigned operations in each conditionaI branch to individual hardware units. This paper proposes a pipelined scheduling for signal-processing circuits with conditional branches. In order to minimize hardware area under the constraint corresponding to processing speed of the slowest part in a chip, our approach schedules the whole a signal processing system including the conditions and branches. First, our approach assigns operations to each control step so as to close to the same number of operations in conditional branches. Next, it closes the same number of operations in each control step to maximal number of operations. The experimental results show that our proposed approach is effective. |
| キーワード(和) | 高位合成 / 信号処理 / 条件分岐 / パイプラインスケジューリング |
| キーワード(英) | High-level Synthesis / signal processing / conditional branches / pipelined scheduling |
| 資料番号 | CAS2001-31,VLD2001-56,DSP2001-58 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2001/6/22(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 条件分岐を考慮したパイプラインスケジューリング手法 |
| サブタイトル（和） | |
| タイトル（英） | A Pipelined Scheduling Method Considering Conditional Branches |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 高位合成 / High-level Synthesis |
| キーワード(2)（和/英） | 信号処理 / signal processing |
| キーワード(3)（和/英） | 条件分岐 / conditional branches |
| キーワード(4)（和/英） | パイプラインスケジューリング / pipelined scheduling |
| 第 1 著者 氏名（和/英） | 池永 誠 / Makoto IKENAGA |
| 第 1 著者 所属（和/英） | 大阪工業大学工学部電子工学科 Dept. of Electronics, Osaka Institute of Technology |
| 第 2 著者 氏名（和/英） | 原嶋 勝美 / Katsumi HARASHIMA |
| 第 2 著者 所属（和/英） | 大阪工業大学工学部電子工学科 Dept. of Electronics, Osaka Institute of Technology |
| 第 3 著者 氏名（和/英） | 久津輪 敏郎 / Toshirou KUTSUWA |
| 第 3 著者 所属（和/英） | 大阪工業大学工学部電子工学科 Dept. of Electronics, Osaka Institute of Technology |
| 発表年月日 | 2001/6/22 |
| 資料番号 | CAS2001-31,VLD2001-56,DSP2001-58 |
| 巻番号（vol） | vol.101 |
| 号番号（no） | 144 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |