| 講演名 | 2001/6/22 スーパーセルにおける配置コスト関数のモデル化 秋濃 俊郎, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 静的な基板バイアスを印加して、ソース端子が電圧源及び接地に直接接続する全てのプルアソプ/プルダウン・トランジスタを高い閾値電圧にし、低い閾値電圧のNMOSのみを使用し同PMOSは使わない、ドミノCMOS回路を提案した[1,2,3]。更に、早いタイミング収束を達成するため、この回路の論理機能部分や駆動インバータ部分のトランジスタ幅を、配線RC負荷に応じて連続的に変わり得るスーパーセルのレイアウト構造を提案した[4,5,6]。本稿では、典型的な標準セルとしてAO123(2人力ANDが3並列ORで反転)セルを取り上げ、そのレイアウト構造を再検討する。0.35pmプロセスでBSIM3v3モデルによる回路シミュレーション実験により、トランジスタ幅と配線RC負荷及びファンアウト容量負荷の3つの指標を独立変数とした遅延モデルを確立し、スーパーセルの配置コスト関数を検討する。 |
| 抄録(英) | We proposed a circuit scheme making the most of pull-up/pull-down transistors with high threshold voltages by static substrate-biases. Here, the source terminals of these transistors were only connected to the base of power supply and ground. We reduced the area of domino CMOS circuits only by using NMOS and by not using PMOS both having low threshold voltages [l,2,3]. Furthermore, in order to achieve a quick timing closure, we proposed a super-cell layout architecture with continuously variable transistor width for both parts of logic function and drive inverter in the Domino CMOS circuit [4,5,6]. In this paper, we improve the above layout architecture for AO 123 (2-input AND/3-paralallel OR) as a typical cell and establish a delay model to three independent measures of transistor width, interconnection RC, and fan-out capacitance, using a circuit simulator based on the BSIM3v3 model of 0.35um CMOS process. Thus, we can model the placement cost function for the super-cell. |
| キーワード(和) | 基板バイアス / 閾値電圧 / ドミノCMOS回路 / タイミング収束 / スーパーセル |
| キーワード(英) | substrate-bias / threshold voltage / domino CMOS circuit / timing closure / super-cell |
| 資料番号 | CAS2001-38,VLD2001-55,DSP2001-57 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2001/6/22(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | スーパーセルにおける配置コスト関数のモデル化 |
| サブタイトル（和） | |
| タイトル（英） | Modeling of Placement Cost Function for Super-cell |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 基板バイアス / substrate-bias |
| キーワード(2)（和/英） | 閾値電圧 / threshold voltage |
| キーワード(3)（和/英） | ドミノCMOS回路 / domino CMOS circuit |
| キーワード(4)（和/英） | タイミング収束 / timing closure |
| キーワード(5)（和/英） | スーパーセル / super-cell |
| 第 1 著者 氏名（和/英） | 秋濃 俊郎 / Toshiro Akino |
| 第 1 著者 所属（和/英） | 近畿大学生物理工学部電子システム情報工学科 Department of Electronic System and Inrormation Engineering, School of Biology-Oriented Science and Technology, Kinki University |
| 発表年月日 | 2001/6/22 |
| 資料番号 | CAS2001-38,VLD2001-55,DSP2001-57 |
| 巻番号（vol） | vol.101 |
| 号番号（no） | 144 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |