講演名 2001/6/21
不感帯を使用したマルチPD方式PLL周波数シンセサイザ
鷲見 育亮, 築谷 隆雄, 尾保手 茂樹, 副井 裕,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 本稿では,マルチプログラマブル分周器方式ブリスケーラーPhase Lock Loop(PLL)周波数シンセサイザのマルチプログラマブル分周器の段数を自動で切換える方式を提案する.従来,マルチプログラマブル分周器の段数を切換える際,制御回路を用いていた.本提案は位相比較器の不感帯を積極的に利用して,切換え不要なPLL周波数シンセサイザを提案する.
抄録(英) In the Phase Locked Loop (PLL) frequency synthesizer, which is uscd in a higher frequency region, the prescaler method is employed in order to adiust the operating frequency of the programmable divider. However, the reference frequency is decreased and the performance of the PLL frequency synthesizer is degraded. Multifold method is one of the counter measures answering the request. In this paper we propose the automatic stop operation method of multi-PD introduced by using positively the dead zone of the phasw detector, in order to reduce the power of multi-PD.
キーワード(和) PEL周波数シンセサイザ / 位相比較器の不感帯 / マルチプログラマブル分周器(Multi-PD)方式
キーワード(英) PLL frequency synthesizer / dead zone of phase detector / multi-PD method
資料番号 CAS2001-16,VLD2001-33,DSP2001-35
発行日

研究会情報
研究会 VLD
開催期間 2001/6/21(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 VLSI Design Technologies (VLD)
本文の言語 JPN
タイトル(和) 不感帯を使用したマルチPD方式PLL周波数シンセサイザ
サブタイトル(和)
タイトル(英) Multi-PD method PLL frequency synthesizer by dead-zone method
サブタイトル(和)
キーワード(1)(和/英) PEL周波数シンセサイザ / PLL frequency synthesizer
キーワード(2)(和/英) 位相比較器の不感帯 / dead zone of phase detector
キーワード(3)(和/英) マルチプログラマブル分周器(Multi-PD)方式 / multi-PD method
第 1 著者 氏名(和/英) 鷲見 育亮 / Yasuaki SUMI
第 1 著者 所属(和/英) 鳥取環境大学
Tottori University of Environmental Studies
第 2 著者 氏名(和/英) 築谷 隆雄 / Takao TSUKUTANI
第 2 著者 所属(和/英) 松江工業高等専門学校
Matsue National College of Technology
第 3 著者 氏名(和/英) 尾保手 茂樹 / Shigeki OBOTE
第 3 著者 所属(和/英) 茨城大学
Faculty of Engineering, Ibaraki University
第 4 著者 氏名(和/英) 副井 裕 / Yutaka FUKUI
第 4 著者 所属(和/英) 鳥取大学
Faculty of Engineering, Tottori University
発表年月日 2001/6/21
資料番号 CAS2001-16,VLD2001-33,DSP2001-35
巻番号(vol) vol.101
号番号(no) 143
ページ範囲 pp.-
ページ数 7
発行日