| 講演名 | 2001/5/10 ディジタル信号処理向けプロセッサコアのPacked SIMD型ハードウェアユニット生成手法 宮岡 裕一郎, 戸川 望, 柳澤 政生, 大附 辰夫, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 1個のbビット演算ユニットを用いてn個のb/nビット演算を実現するPacked SIMD型命令は画像処理などに有効である. Packed SIMD型命令を持つプロセッサコアをハードウェア/ソフトウェア協調合成システムによって合成するとき, 必要な命令が実行できるPacked SIMD型演算ユニットを構成し面積と遅延を高速に見積もることが要求される. そこで, 本稿では複数のハードウェアユニットを高速に構成するPakced SIMD型ハードウェアユニット生成手法を提案する. 本手法は, 1つのハードウェアユニットで実行される命令の集合と, 生成されるハードウェアユニットの面積と遅延の制約を入力とし, ハードウェアユニットに必要となる部分機能を抽出して, その部分機能を実現するハードウェアを組み合わせることでハードウェアユニット構成を複数列挙し面積と遅延の見積もり値を出力する. 提案手法を計算機上に実装しPacked SIMD型演算ユニットに適用した結果を示しその有効性を評価する. |
| 抄録(英) | Consider to synthesize a processor core with packed SIMD type instructions by a hardware/software cosynthesis system. The system is required to configure functional units executing packed SIMD type instructions and obtain the area and delay of the functional units to evaluate the synthesized processor core. This paper proposes a hardware unit generation algorithm for packed SIMD type functional units. Given a set of instructions to be executed by a hardware unit and constraints for area and delay of the hardware unit, the proposed algorithm extracts a set of subfunctions to be required by the hardware unit and generates more than one architecture candidates for the hardware unit. The algorithm also outputs the estimated area and delay of each of the generated hardware units. The execution time of the proposed algorithm is very short and thus it can be easily incorporated into the processor core synthesis system. Experimental results for packed SIMD type functional units demonstrate effectiveness and efficiency of the algorithm. |
| キーワード(和) | ハードウェア/ソフトウェア協調合成 / Packed SIMD型命令 / ハードウェアユニット / ハードウェアユニット生成 / アーキテクチャ構成 |
| キーワード(英) | Hardware/software cosynthesis / packed SIMD type instructions / hardware units / hardware unit generation / architecture configuration |
| 資料番号 | VLD2001-2 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2001/5/10(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | ディジタル信号処理向けプロセッサコアのPacked SIMD型ハードウェアユニット生成手法 |
| サブタイトル（和） | |
| タイトル（英） | A Hardwareunit Generation Algorithm for Packed SIMD Type Functional Units of Digital Signal Processor Cores |
| サブタイトル（和） | |
| キーワード(1)（和/英） | ハードウェア/ソフトウェア協調合成 / Hardware/software cosynthesis |
| キーワード(2)（和/英） | Packed SIMD型命令 / packed SIMD type instructions |
| キーワード(3)（和/英） | ハードウェアユニット / hardware units |
| キーワード(4)（和/英） | ハードウェアユニット生成 / hardware unit generation |
| キーワード(5)（和/英） | アーキテクチャ構成 / architecture configuration |
| 第 1 著者 氏名（和/英） | 宮岡 裕一郎 / Yuichiro MIYAOKA |
| 第 1 著者 所属（和/英） | 早稲田大学理工学部電子・情報通信学科 Dept. of Electronics, Information and Communication Engineering, Waseda University |
| 第 2 著者 氏名（和/英） | 戸川 望 / Nozomu TOGAWA |
| 第 2 著者 所属（和/英） | 北九州市立大学国際環境工学部情報メディア工学科:早稲田大学理工学総合研究センター Dept. of Information and Media Sciences, the University of Kitakyushu:Advanced Research Institute for Science and Engineering, Waseda University |
| 第 3 著者 氏名（和/英） | 柳澤 政生 / Masao YANAGISAWA |
| 第 3 著者 所属（和/英） | 早稲田大学理工学部電子・情報通信学科 Dept. of Electronics, Information and Communication Engineering, Waseda University |
| 第 4 著者 氏名（和/英） | 大附 辰夫 / Tatsuo OHTSUKI |
| 第 4 著者 所属（和/英） | 早稲田大学理工学部電子・情報通信学科 Dept. of Electronics, Information and Communication Engineering, Waseda University |
| 発表年月日 | 2001/5/10 |
| 資料番号 | VLD2001-2 |
| 巻番号（vol） | vol.101 |
| 号番号（no） | 45 |
| ページ範囲 | pp.- |
| ページ数 | 7 |
| 発行日 | |