| 講演名 | 2001/5/11 様々な準同期式回路合成法の比較 内海 哲章, 石島 誠一郎, 高橋 篤司, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 一般の同期式回路は、各レジスタに入力されるクロックのタイミングが同時であることが原則であり、完全同期式設計ではそれを前提として回路を設計する。これに対して、準同期式設計では、各レジスタに入力するクロックのタイミングを意図的にずらすことによって、最高クロック周波数をさらに高速化する。本研究では、準同期式回路について、完全同期設計で遅延最適化をせずに準同期化により高速化を図る、完全同期設計で遅延最適化後に準同期化を図る、など様々な合成法の得失についてMIPS命令互換プロセッサを例に議論する。 |
| 抄録(英) | The clock period of a synchronous circuit can become shorter if the clock input timing is properly scheduled, such a circuit is called a semi-synchronous circuit. In this paper, we synthesized a MIPS compatible microprocessor in several ways, such as only applying a semi-synchronous optimization, applying a semi-synchronous optimization after applying complete-synchronous optimization, and so on. Then we make a comparison among circuits obtaind by those methods, and give considerations of semi-synchronous synthesis. |
| キーワード(和) | 準同期 / 論理回路 / プロセッサ / 遅延 |
| キーワード(英) | semi-syncronous design / logic circuit / processor / delay |
| 資料番号 | VLD2001-11 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2001/5/11(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 様々な準同期式回路合成法の比較 |
| サブタイトル（和） | |
| タイトル（英） | Comparison among various synthesis methods on semi-synchronous framework |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 準同期 / semi-syncronous design |
| キーワード(2)（和/英） | 論理回路 / logic circuit |
| キーワード(3)（和/英） | プロセッサ / processor |
| キーワード(4)（和/英） | 遅延 / delay |
| 第 1 著者 氏名（和/英） | 内海 哲章 / Tetsuaki Utsumi |
| 第 1 著者 所属（和/英） | 東京工業大学大学院理工学研究科集積システム専攻 Department of Communications and Intagrated Systems, Tokyo Institute of Technology |
| 第 2 著者 氏名（和/英） | 石島 誠一郎 / Seiichiro Ishijima |
| 第 2 著者 所属（和/英） | 東京工業大学大学院理工学研究科集積システム専攻 Department of Communications and Intagrated Systems, Tokyo Institute of Technology |
| 第 3 著者 氏名（和/英） | 高橋 篤司 / Atsushi Takahashi |
| 第 3 著者 所属（和/英） | 東京工業大学大学院理工学研究科集積システム専攻 Department of Communications and Intagrated Systems, Tokyo Institute of Technology |
| 発表年月日 | 2001/5/11 |
| 資料番号 | VLD2001-11 |
| 巻番号（vol） | vol.101 |
| 号番号（no） | 46 |
| ページ範囲 | pp.- |
| ページ数 | 4 |
| 発行日 | |