| 講演名 | 2001/1/5 digitシリアル演算を用いたDSPシステム設計最適化の一手法 渡辺 義治, 武内 良典, 北嶋 暁, 今井 正治, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 本稿ではdigitシリアル演算を用いて, スループット制約を満たし, 最小ハードウェアコストでDSPシステム構成を実現するための一手法を提案する.本稿での提案手法では, DSPシステム内での演算単位であるdigitサイズを効果的に変更することでハードウェアコスト・スループットのトレードオフを考慮した設計を可能とする.評価実験より, digitサイズを変化させることによりハードウェアコスト・スループット間にはトレードオフが存在することが確認され, スループット制約条件下において最適構成の選択が可能であることが確認された. |
| 抄録(英) | This paper studies DSP system architecture optimization method using digit serial operation under the throughput constraint. The proposed method can make the DSP system design considering the trade-offs between the hardware cost and the throughtput which are introduced by efficient digit size conversions. Experimental results show the trade-offs between the hardware cost and the throughput and the optimum architecture of DSP system can be decided using proposal digit size conversion algorithm under the throuhput constraint. |
| キーワード(和) | digitシリアル演算 / ディジタル信号処理 / ハードウェアコスト最小化 / digitサイズ変換 |
| キーワード(英) | Digit Serial Operation / Digita Signal Processing / Hardware Cost Minimization / Digit Size Conversion |
| 資料番号 | VLD2000-126,CPSY2000-81 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2001/1/5(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | digitシリアル演算を用いたDSPシステム設計最適化の一手法 |
| サブタイトル（和） | |
| タイトル（英） | Design Optimization Method Using Digit Serial Operation for DSP Systems |
| サブタイトル（和） | |
| キーワード(1)（和/英） | digitシリアル演算 / Digit Serial Operation |
| キーワード(2)（和/英） | ディジタル信号処理 / Digita Signal Processing |
| キーワード(3)（和/英） | ハードウェアコスト最小化 / Hardware Cost Minimization |
| キーワード(4)（和/英） | digitサイズ変換 / Digit Size Conversion |
| 第 1 著者 氏名（和/英） | 渡辺 義治 / Yoshiharu WATANABE |
| 第 1 著者 所属（和/英） | 大阪大学 大学院基礎工学研究科 情報数理系専攻 Department of Informatics and Mathematical Science Graduate School of Engineering Science, Osaka University |
| 第 2 著者 氏名（和/英） | 武内 良典 / Yoshinori TAKEUCHI |
| 第 2 著者 所属（和/英） | 大阪大学 大学院基礎工学研究科 情報数理系専攻 Department of Informatics and Mathematical Science Graduate School of Engineering Science, Osaka University |
| 第 3 著者 氏名（和/英） | 北嶋 暁 / Akira KITAJIMA |
| 第 3 著者 所属（和/英） | 大阪大学 大学院基礎工学研究科 情報数理系専攻 Department of Informatics and Mathematical Science Graduate School of Engineering Science, Osaka University |
| 第 4 著者 氏名（和/英） | 今井 正治 / Masaharu IMAI |
| 第 4 著者 所属（和/英） | 大阪大学 大学院基礎工学研究科 情報数理系専攻 Department of Informatics and Mathematical Science Graduate School of Engineering Science, Osaka University |
| 発表年月日 | 2001/1/5 |
| 資料番号 | VLD2000-126,CPSY2000-81 |
| 巻番号（vol） | vol.100 |
| 号番号（no） | 532 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |