| 講演名 | 2001/1/5 ダイオードモデル評価演算回路の性能検証 川上 洋史, 鈴木 毅, 壇 良, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 我々は拡張ノイマン型ハードウェア・ソフトウェア協調コンピューティングシステムによる回路シミュレーション環境を開発している^<[1]>.本稿では回路シミュレータにおけるダイオード素子のモデル評価演算を行う専用回路システムを提案する.本システムにおいてBerkeley SPICE2g.6を逆アセンブルすることによって得られた処理クロック数とタイミングシミュレーションによって得られるクロック数の比較を行い, 1回のモデル評価演算につき処理比において約10倍の高速化を見込むことができる. |
| 抄録(英) | We have developed a new circuit simulation environment using an enhanced Neumann type software hardware co-computing system^<[1]>. In this paper, we propose a circuit that calculates parameter of diode model for circuit simulator. We estimate the performance of this calculation circuit by comparing the operating clock counts for Berkeley SPICE2g.6 and our hardware. As a result, our circuit can run about 10 times faster than the original SPICE2g.6. |
| キーワード(和) | 回路シミュレーション / 回路設計 / アルゴリズム評価 |
| キーワード(英) | circuit simulation / circuit design / estimation of algorithm |
| 資料番号 | VLD2000-125,CPSY2000-80 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2001/1/5(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | ダイオードモデル評価演算回路の性能検証 |
| サブタイトル（和） | |
| タイトル（英） | Estimation for the performance of the circuit calculates diode model parameter |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 回路シミュレーション / circuit simulation |
| キーワード(2)（和/英） | 回路設計 / circuit design |
| キーワード(3)（和/英） | アルゴリズム評価 / estimation of algorithm |
| 第 1 著者 氏名（和/英） | 川上 洋史 / Hiroshi KAWAKAMI |
| 第 1 著者 所属（和/英） | 法政大学 Hosei University |
| 第 2 著者 氏名（和/英） | 鈴木 毅 / Tsuyoshi SUZUKI |
| 第 2 著者 所属（和/英） | 法政大学 Hosei University |
| 第 3 著者 氏名（和/英） | 壇 良 / Ryo DANG |
| 第 3 著者 所属（和/英） | 法政大学 Hosei University |
| 発表年月日 | 2001/1/5 |
| 資料番号 | VLD2000-125,CPSY2000-80 |
| 巻番号（vol） | vol.100 |
| 号番号（no） | 532 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |