| 講演名 | 2001/1/5 統計的静的遅延解析における偽パス除去手法について 築山 修治, 田中 正和, 福井 正博, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 本文では, 遅延のばらつきが正規分布で与えられたとき, CMOS組合せ回路のクリティカルパス遅延の分布を見積もる手法において, 回路の接続構造を用いて指定できる偽パス(false-path)の遅延を除去する技法を提案する.分布見積もりの手法は, 再収斂するようなパスの遅延のばらつきの相関だけでなく, トランジスタ遅延や配線遅延のばらつきに関する相関も考慮できるもので, 偽パス除去にこの相関処理の技法を利用している. |
| 抄録(英) | In this paper, we present a tequnique to eliminate false-paths sepcified by the circuit topology in the statistical static timing analysis of a CMOS combinatorial circuit. The technique can be embeded in our timing analyzer, which treats not only correlations between distributions of delays of reconvergent-paths, but also correlations between distributions of transistor delays in a logic gate and correlations between interconnect delays in a net. The method treating such correlations is used for eliminating falth-paths. |
| キーワード(和) | 静的遅延解析 / 統計的手法 / 偽パス / 相関 / CMOS組み合わせ回路 |
| キーワード(英) | static timing analysis / statistical approach / false-path / correlation / CMOS combinatorial circuit |
| 資料番号 | VLD2000-121,CPSY2000-76 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2001/1/5(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 統計的静的遅延解析における偽パス除去手法について |
| サブタイトル（和） | |
| タイトル（英） | On a Technique to Eliminate False-Paths for the Statistical Static Timing Analysis |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 静的遅延解析 / static timing analysis |
| キーワード(2)（和/英） | 統計的手法 / statistical approach |
| キーワード(3)（和/英） | 偽パス / false-path |
| キーワード(4)（和/英） | 相関 / correlation |
| キーワード(5)（和/英） | CMOS組み合わせ回路 / CMOS combinatorial circuit |
| 第 1 著者 氏名（和/英） | 築山 修治 / Shunji TSUKIYAMA |
| 第 1 著者 所属（和/英） | 中央大学理工学部 Dept.of EECE Chuo University |
| 第 2 著者 氏名（和/英） | 田中 正和 / Masakazu TANAKA |
| 第 2 著者 所属（和/英） | 松下電器産業半導体開発本部 Advanced LSI Technology Development Center Matsushita Electric Industrial CO., Ltd. |
| 第 3 著者 氏名（和/英） | 福井 正博 / Masahiro FUKUI |
| 第 3 著者 所属（和/英） | 松下電器産業半導体開発本部 Advanced LSI Technology Development Center Matsushita Electric Industrial CO., Ltd. |
| 発表年月日 | 2001/1/5 |
| 資料番号 | VLD2000-121,CPSY2000-76 |
| 巻番号（vol） | vol.100 |
| 号番号（no） | 532 |
| ページ範囲 | pp.- |
| ページ数 | 8 |
| 発行日 | |