| 講演名 | 2001/1/5 同期回路設計環境を用いた準同期クロック木構成手法 石島 誠一郎, 高橋 篤司, |
|---|---|
| PDFダウンロードページ | PDFダウンロードページへ |
| 抄録(和) | 準同期回路では, 各レジスタを異なるタイミングで動作させることで, 動作周波数の向上や, クロック木の規模の削減などを実現する.本稿では従来の設計環境を用い, 同期回路のクロック木を修正することで準同期回路のクロック木を実現する手法を提案する.提案手法では, まず, 配置前のゲート遅延情報をもとにクロック木の概略構造を決定し, 配置情報を用いてクロック木の詳細構造を決定する.次に, 配線後の遅延情報を用いてクロックスケジュールを決定し, クロック木にバッファを挿入することで準同期回路を実現する.本手法をプロセッサの実設計に適用した結果, 容易に準同期回路のクロック木を構成でき, 回路の高速化を達成することができた. |
| 抄録(英) | A ciurcuit in which clock is not necessary distributed to all registers simultaneously, called a semi-synchronous circuit, leads to higher frequency or smaller clock tree of the circuit compared with a synchronous circuit. In this paper, we propose a design method to realize a clock tree of semi-synchronous circuit. The method constructs the clock tree making use of conventional design environment. First, it determines the outlineof the clock tree structure by using the information of gate delay and determines the detail after the placement of the circuit. Next, it determines the clock schedule by using the information of delay including routing delay and realizes the semi-synchronous circuit by inserting buffers into the clock tree. We apply the proposed method to a micro processor design and find that it is easy to apply and that a faster circuit is obtained. |
| キーワード(和) | 準同期式回路 / 設計手法 / プロセッサ / クロック木 |
| キーワード(英) | semi-synchronous circuit / design method / processor / clock tree |
| 資料番号 | VLD2000-120,CPSY2000-75 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2001/1/5(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 同期回路設計環境を用いた準同期クロック木構成手法 |
| サブタイトル（和） | |
| タイトル（英） | Semi-Synchronous Clock Tree Construction Under Synchronous Circuit Design Environment |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 準同期式回路 / semi-synchronous circuit |
| キーワード(2)（和/英） | 設計手法 / design method |
| キーワード(3)（和/英） | プロセッサ / processor |
| キーワード(4)（和/英） | クロック木 / clock tree |
| 第 1 著者 氏名（和/英） | 石島 誠一郎 / Seiichiro ISHIJIMA |
| 第 1 著者 所属（和/英） | 東京工業大学 大学院 理工学研究科 集積システム専攻 Dept. of Communications and Integrated Systems, Graduate School of Science and Engineering, Tokyo Inst.of Tech. |
| 第 2 著者 氏名（和/英） | 高橋 篤司 / Atsushi TAKAHASHI |
| 第 2 著者 所属（和/英） | 東京工業大学 大学院 理工学研究科 集積システム専攻 Dept. of Communications and Integrated Systems, Graduate School of Science and Engineering, Tokyo Inst.of Tech. |
| 発表年月日 | 2001/1/5 |
| 資料番号 | VLD2000-120,CPSY2000-75 |
| 巻番号（vol） | vol.100 |
| 号番号（no） | 532 |
| ページ範囲 | pp.- |
| ページ数 | 7 |
| 発行日 | |